2010 CIC比賽之後 想知道正確的電容畫法

lunarsama

3月24號的CIC比賽佈局圖沒做出來 原因就是電容不會畫=.=
1 U8 ]9 d# T# l1 X1 X然後趕快去翻書番講義 好不容易搞出一個電容 跑LVS有跑出誤差蠻大電容值 重點是電容短路了 結果辛苦八小時泡湯了
% M, D0 d! C) M7 n7 c, C+ c所以想請教各位先進 正確的電容該如何畫
5 @" o4 q0 s( j話說去年我還特別去CIC上課 老師還說:唉呀電容用叫的就好啦 幹嘛怎麼辛苦的畫......  今年卻考電容
  a2 Y. t/ S" ^
% s# t  K! [: B/ F( g& S- K我附上我最後的布局圖 請各位多指教
$ X0 s6 ]( O# x/ s8 R" l: p

bernie820

當然可以當電容呀...
在cadence上你也是要畫mos 等效的電容而不是叫出一顆平行板電容
5 ~2 s' u, z' n4 a否則lvs決對過不了!!(電腦是很笨的)
- |' i4 O& D& y0 c; z不過基本上都是在數位積體電路上來"等效"一顆電容(類比也是可以啦)
因為一顆電容就可以遠大於你所有邏輯電路的面積
不過我沒看到電路
所以沒辦法做結論判斷(是類比電路還是數位電路?^^a)
& b- M% z% z( S; g' f0 f
若你用平行板的電容外圍要加保護環!!

我看了一下圖示那應該就是說用金屬層(M)兩層
金屬層四邊要去角避免電荷積聚
- A! d. _+ J+ [! A6 [% d然後想像一下電容的樣子
% ]( z+ g7 p7 [4 p一定會有接點接出去
所以或用via 或contact接出去
2 f  ~  D5 _2 B0 G4 e* D/ `但最大問題一定是w/l 要去算一下
* [8 K+ }  c/ y  B; ]  B' ~9 O) r2 P& B
你可以先試著畫電容然後lvs去跑值lvs會顯示你layout時的c值
. I" Z* \. D! H/ j通常會有一些些些誤差!(很難完全準)
; i! e' X/ L; ?# d; z
5 |1 F* ], p# z: D打的好累= =zzz
多去網路上看看吧~
) ~" C( Z) R7 _製程文件也一定有教

motofatfat

電容有幾種 簡單來說 2P , 2M ,  2M+MIM , MOS 電容  其他
3 h( R+ T$ ]  M1 F0 q* D
% `8 ?& a$ Q: I! n* q爬一下文 應該有相關資料
/ S% d* J' h. ?7 T% \" H- V
" h7 a8 N5 _8 x3 t1 F3 l; g面積 X 參數值 = 電容值  (參數值 通常design rule 有)

lunarsama

我看CIC給的講義是講2M+CTM
所以我就照講義上畫 DRC還說M5要離CTM 0.6u 所以畫成這樣
可是LVS卻說這電容短路..所以我不知道我少哪些東西
2 ?* F  P2 p! ~3 r( o0 {: w% q這是RULE給的電容值算法
Ca = 1e-3         // F/M^2
, L$ _; ~7 |7 ]- ?' `( c' ?4 CCf = 7.5e-11      // F/M
1 s' y* d" p' o) HC = Ca * area(CMMC) + Cf * perimeter_inside(CMMC, SEC_LAST_MET_C)
& ~+ L( J, {+ _/ A
論壇大部分有用的文章都有設定閱讀權限 我想看也看不到 所以直接發問比較快..

bernie820

請問你是大學部f組(可程式規劃@@?忘了)的吧!
: j2 s$ ^, Z+ k0 e( y" A9 `' g
我大概有看過題目但我不是參賽者!

電容不一定要用類比式的電容(也就是大大方方一顆的兩層金屬板)
! z0 U2 B6 j' S* z
/ W, l8 a0 M9 X" J1 b$ {' o數位積體電路可以用mos來等效一顆電容
& {7 n2 R1 }" b( E7 {6 I6 f7 S
! u: a, o# s; {: _" l1 r$ A4 n也就是將s和d極短路而g極連接出去
" P( l, I, j2 \
# q# l- H% C6 o. S/ G" [  a5 Y* ]這樣一來就可利用中間的氧化層和mos的w/l 組成一個電容

w/l就是決定您氧化層那一段的面積也就是大約等效出您的電容值

不過您還是要實際去跑一下模擬!必竟不同材值會造成不同的結果!!
$ T. s/ I& y. g7 k. ?* C
當然~mos也可以等效成電組^^

lunarsama

我是大學類全客戶設計組
看到樓上的回答 馬上遠端到學校LAY
畫好發現我Netlist要怎麼指那個MOS是電容
( S# W4 \0 N  X然後看一下LVS的RULE只有一行定義電容名字
! e4 W5 `) \- j4 u. z4 u, p, C6 xc. MIM Capacitor :
  . Metal5 Mixed Mode MMC Capacitor (MIMCAPS_MM)
& h2 c4 U+ i. O. E8 c就沒了
所以好像沒辦法把MOS當電容
順便附上我看講義上的電容畫法是否正確
- u- Q8 I2 w5 V# S0 V

lunarsama

清明連假的結束之時 終於把2010試題給完成了 總算對老師有交代了
星期天凌晨兩點LAY到一半 學校伺服器當掉畫面卡死 感覺叫我趕快睡覺
星期一下午伺服器重啟之後 第一次把電容無錯LAY好 只是電容值誤差蠻大的
索性做一個試算表好了 也比較好找電容值
做好電容之後發現該怎麼接到電路裡 就直接挖個洞拉出來接了 也不知道是不是正確的接法
反正DRC/LVS過就好啦
6 P+ {/ k; J, Q. [  c) `& t樓上大大有教用MOS當電容 雖然讓我豁然開朗 我還是不知道怎麼用
cadence該用甚麼零件當MOS電容 像laker裡MIM叫[MIMCAPS]來指定她是電容
! ]0 Y0 Y8 }& ?* o  v3 I4 mMOS電容就不知道叫甚麼了  可以在詳細講解一下 讓我有個方向
: u( g. G; \4 F! n9 m: M
" G5 Y3 {# R$ P( J" Y- f不會畫CIC的MIM電容可以參考看看吧 電容大小:8.1ff電容 沒辦法整數

最後佈局圖 只是覺得電容接出來感覺怪怪的 可以有人告訴我是否正確
+ X$ B# S  k% z; P9 N6 W+ U
6 L; G6 X1 v! a0 f1 @3 I- c順便把CIC電容表貼出來吧 看有沒有要吧
  B, h! G* N, d7 {7 l# o5 A

bernie820

一起多研究吧^___^
2 `, Z: }" G4 I1 z
不過看你得電路畫法

感覺像是數位電路

+ K9 Q: s7 D" y* zp在上n在下
/ ]/ Z- q. S: w7 p7 S: W
呵!

yuany

都说是电容啦。。那也得看上去像电容啊
! |$ T% I. C) O  x6 Z画两个大的MOS管就好啦 fingers＝2
比你那样好看多了
' D. k, x# Q* U; j. \8 c1 j' T
- @+ u& ~  o: Q3 O  ~7 o% C0 Y( e

lunarsama

我有去問碩士的學長
2 Z9 u( b, @0 |- ?2 ], @他說今年CIC的design rule 只有MIM的電容規則裡
& R" T; N! \  O$ ]4 B其他種類電容都沒在design rule裡面
所以其他方法都無法通過驗證

bernie820

嗯...Metal-Insulator-Metal喔
那就很有可能!!!
" Q' G" x  A6 S' H
你說的design rule 過不了
: ~* @* @6 `' ~/ {0 \我想你是說在cadence 中是用MIM電容
但佈局卻是用MOS等效電容

這樣是一定沒辦法過的!!

' c/ }1 r  Q0 `0 W) H+ e3 @2 V但是...如果在cadence中就用mos等效電容
! z9 b- W6 y1 Z4 r# U' ^那這樣還是可以過的!!

chriskomh

類比元件的電容好像很難畫....
. V' Z. t/ Z. q0 ^& _& c9 t  H那個老師說用叫的...是要怎麼叫阿...
該不會是叫一個NMOS或PMOS
然後再把S端D端相接
在去算他的L、W、Cox?

egg

回復 3# lunarsama
2 l" T  t) o, K8 q% |. u( m# b$ w3 g
6 H$ m: o$ Q5 p& v7 v( C; @' A7 i
    請問您這次比賽所使用的process是...
如果可能的話可以寄LVS command file給我
* e) }! S% Q. z5 D2 e我幫您看看是哪邊出問題