2010 CIC比賽之後 想知道正確的電容畫法

lunarsama

3月24號的CIC比賽佈局圖沒做出來 原因就是電容不會畫=.=
1 m, b$ D7 }3 N5 h然後趕快去翻書番講義 好不容易搞出一個電容 跑LVS有跑出誤差蠻大電容值 重點是電容短路了 結果辛苦八小時泡湯了
所以想請教各位先進 正確的電容該如何畫
話說去年我還特別去CIC上課 老師還說:唉呀電容用叫的就好啦 幹嘛怎麼辛苦的畫......  今年卻考電容

我附上我最後的布局圖 請各位多指教
2 {, _! K7 X+ [: {

bernie820

當然可以當電容呀...
6 x# m$ u1 j, _: P$ F" p在cadence上你也是要畫mos 等效的電容而不是叫出一顆平行板電容
4 U( h6 p6 W. L- }2 m3 F6 _否則lvs決對過不了!!(電腦是很笨的)
4 `- m6 j4 m. a7 M) h4 f! Q; k3 Q不過基本上都是在數位積體電路上來"等效"一顆電容(類比也是可以啦)
因為一顆電容就可以遠大於你所有邏輯電路的面積
不過我沒看到電路
所以沒辦法做結論判斷(是類比電路還是數位電路?^^a)

若你用平行板的電容外圍要加保護環!!
3 v) G) V3 S9 l3 k/ B2 o4 }
我看了一下圖示那應該就是說用金屬層(M)兩層
金屬層四邊要去角避免電荷積聚
然後想像一下電容的樣子
一定會有接點接出去
! ^. A" M1 ~3 c所以或用via 或contact接出去
9 Y" h; W$ H* x7 U+ t7 G/ C但最大問題一定是w/l 要去算一下
( {" \8 |$ s: K- u
% p  n# D! F, o7 X+ j/ C+ d你可以先試著畫電容然後lvs去跑值lvs會顯示你layout時的c值
通常會有一些些些誤差!(很難完全準)

打的好累= =zzz
多去網路上看看吧~
製程文件也一定有教

motofatfat

電容有幾種 簡單來說 2P , 2M ,  2M+MIM , MOS 電容  其他
- T" ~) }. r8 E& P% ~+ O
' m8 M% i) O/ d4 B2 r! N爬一下文 應該有相關資料

, |; j8 |# g/ z) x' ^- I面積 X 參數值 = 電容值  (參數值 通常design rule 有)

lunarsama

我看CIC給的講義是講2M+CTM
6 b" i5 S! ~% b所以我就照講義上畫 DRC還說M5要離CTM 0.6u 所以畫成這樣
可是LVS卻說這電容短路..所以我不知道我少哪些東西
這是RULE給的電容值算法
6 p% D% x; ^3 w9 o7 a' f/ _7 b) jCa = 1e-3         // F/M^2
Cf = 7.5e-11      // F/M
! h1 B1 |+ [! b# GC = Ca * area(CMMC) + Cf * perimeter_inside(CMMC, SEC_LAST_MET_C)

論壇大部分有用的文章都有設定閱讀權限 我想看也看不到 所以直接發問比較快..

bernie820

請問你是大學部f組(可程式規劃@@?忘了)的吧!
8 e" [+ o2 V+ y# B! T. g0 U; [
8 ?) M! L& z  n$ l我大概有看過題目但我不是參賽者!

電容不一定要用類比式的電容(也就是大大方方一顆的兩層金屬板)

數位積體電路可以用mos來等效一顆電容

也就是將s和d極短路而g極連接出去
) o( f/ u/ O) \+ R1 h! r! @
& ~" R) k0 ^5 i% u這樣一來就可利用中間的氧化層和mos的w/l 組成一個電容

w/l就是決定您氧化層那一段的面積也就是大約等效出您的電容值

0 S# Z1 t+ _9 A+ X/ `  m6 i不過您還是要實際去跑一下模擬!必竟不同材值會造成不同的結果!!
; ]3 f9 ~( w- d9 _# D9 o! R
2 B- ~  I$ J2 W當然~mos也可以等效成電組^^

lunarsama

我是大學類全客戶設計組
看到樓上的回答 馬上遠端到學校LAY
; O4 m; Y: }0 u) j' r畫好發現我Netlist要怎麼指那個MOS是電容
然後看一下LVS的RULE只有一行定義電容名字
c. MIM Capacitor :
  . Metal5 Mixed Mode MMC Capacitor (MIMCAPS_MM)
就沒了
所以好像沒辦法把MOS當電容
1 m' k- n, }  M5 R; _' E8 F' J% W# Z順便附上我看講義上的電容畫法是否正確

lunarsama

6 ]+ V) V+ t/ b3 {
+ U, y7 e: \( \8 U6 S( k- t清明連假的結束之時 終於把2010試題給完成了 總算對老師有交代了
8 o2 B2 W$ N6 {! E9 j' k8 w& U星期天凌晨兩點LAY到一半 學校伺服器當掉畫面卡死 感覺叫我趕快睡覺
星期一下午伺服器重啟之後 第一次把電容無錯LAY好 只是電容值誤差蠻大的
$ K3 @3 T8 T! f! _# f5 {4 N索性做一個試算表好了 也比較好找電容值
/ C& U  m/ q- W0 i) [% x做好電容之後發現該怎麼接到電路裡 就直接挖個洞拉出來接了 也不知道是不是正確的接法
反正DRC/LVS過就好啦
樓上大大有教用MOS當電容 雖然讓我豁然開朗 我還是不知道怎麼用
cadence該用甚麼零件當MOS電容 像laker裡MIM叫[MIMCAPS]來指定她是電容
MOS電容就不知道叫甚麼了  可以在詳細講解一下 讓我有個方向
. m' j! F% l- y$ N6 y( Y1 J
不會畫CIC的MIM電容可以參考看看吧 電容大小:8.1ff電容 沒辦法整數
9 g# [. w! n( J) j+ h- q3 i% c
最後佈局圖 只是覺得電容接出來感覺怪怪的 可以有人告訴我是否正確

( e9 Q3 [) v- J( _$ G順便把CIC電容表貼出來吧 看有沒有要吧

bernie820

一起多研究吧^___^

* K* u0 j' J' {$ F# F5 E. u不過看你得電路畫法
: A( @+ r6 j# P% \4 N
: W5 q: h0 r+ |感覺像是數位電路

7 Q( a9 e8 Q$ v* v, Mp在上n在下
. r7 r- B. d5 c. X3 w% J9 S
呵!

yuany

都说是电容啦。。那也得看上去像电容啊
画两个大的MOS管就好啦 fingers＝2
比你那样好看多了
( K/ l2 J* a! h" C4 M/ n' e% F
; z8 J( A' v& W: u. y& z

lunarsama

我有去問碩士的學長
他說今年CIC的design rule 只有MIM的電容規則裡
1 i6 q3 U7 k4 J其他種類電容都沒在design rule裡面
5 C. o" ?5 d0 N, k' Z- [所以其他方法都無法通過驗證

bernie820

嗯...Metal-Insulator-Metal喔
, i! _  Q$ s8 _  w: k' d' O. Q那就很有可能!!!
6 m/ x% {( o4 ~0 Y  v
你說的design rule 過不了
2 v$ a9 F7 f6 g7 h: F! L* R我想你是說在cadence 中是用MIM電容
9 n* ]/ x4 k: x' s. M但佈局卻是用MOS等效電容
3 U7 D* z: t( o+ P/ Z1 U6 R9 z
這樣是一定沒辦法過的!!
! W. i) ~( o+ g% n
但是...如果在cadence中就用mos等效電容
那這樣還是可以過的!!

chriskomh

類比元件的電容好像很難畫....
那個老師說用叫的...是要怎麼叫阿...
該不會是叫一個NMOS或PMOS
然後再把S端D端相接
在去算他的L、W、Cox?

egg

回復 3# lunarsama


+ o4 s0 J) e* B    請問您這次比賽所使用的process是...
如果可能的話可以寄LVS command file給我
: p: x) I7 E* ^: @, H, G6 A我幫您看看是哪邊出問題