關於ECC-Decoder的效能測試....

rockmen40

想請問板上的高手，要如何利用軟體「有效率地」對ECC-Deocder做效能的Pre-sim呢？

目前我的ECC-Decoder是用Cadence畫出整體電路，由於測試效能必須將「大量的」輸入資料跟解碼結果做比對，因此測試的時間是一個很大的問題。

( P2 z, J( _9 s手邊目前所擁有的資源是：
6 v. s) g  ^0 {# |
1 C; x, l9 F' Y+ P! v1.使用Cadence畫好電路的ECC-Decoder。
/ }  y/ A) l) Y! u/ Z2.模擬通道雜訊，並且可以產生好幾筆輸入的C語言程式。
/ }# d% k0 B- \3.已知如何使用MATLAB畫出ECC-Decoder效能圖(只要有輸入and輸出資料即可)。
* ?9 w0 b. g0 A7 N& i, F2 ]
. m6 v6 ]/ }* }5 d, {- l希望有請板上的高手為小弟解答，謝謝！
' I- b4 g  n9 A" g7 E

8 U) l$ G* L5 s* gP.S.順帶一提，一次測試至少要輸入好幾百萬筆的資料。