多大的Buffer可推動NMOS gate

hiyato

最近做了一個Clock gen，要輸入到NMOS switch的gate，發現輸出訊號不見，

懷疑是gate oxide的電容太大，導致無法推動，在Clock gen的輸出接上一組Tape buffer後，

5 L% F' I: n% N* R+ z9 f5 kNMOS switch 的訊號還是沒出來，不知道是哪邊出問題？煩請版上大大幫忙解決，感激不盡。

hiyato

遊客，如果您要查看本帖隱藏內容請回復

電路示意圖，如上圖所表示，一個簡單的sample & hold的電路，
標準電壓1.8V，Clock為理想Clock(rise and fall time =0ns；period=2ns)
輸入訊號sin wave (amplitude=+-0.1v；25MHz)
4 t2 z# E3 N" |3 L在理想的switch中，輸出訊號正常。
在NMOS switch中，輸出訊號縮小且失真不正常。
. }( F" C/ o' K% a取樣電容大概=400f F左右。
2 s  F3 D- T* `( L! M/ U. R* K! W先謝二樓副版幫忙解答。

hiyato

回復 4# poseidonpid

. D& Q1 K' D) `7 I  N8 t3 P) K先感謝副版詳細解說，再試著調整Sample rate與MOS size試試看。