Chip123 科技應用創新平台

 找回密碼
 申請會員

QQ登錄

只需一步,快速開始

Login

用FB帳號登入

搜索
1 2 3 4
查看: 86526|回復: 116
打印 上一主題 下一主題

[問題求助] 多大的Buffer可推動NMOS gate

  [複製鏈接]
跳轉到指定樓層
1#
發表於 2010-1-26 11:02:57 | 只看該作者 回帖獎勵 |倒序瀏覽 |閱讀模式
最近做了一個Clock gen,要輸入到NMOS switch的gate,發現輸出訊號不見,+ K( Q' n+ k2 E3 n9 d- R/ d
& f1 l1 r9 A7 g) V0 D% c
懷疑是gate oxide的電容太大,導致無法推動,在Clock gen的輸出接上一組Tape buffer後,
& g$ y; R6 a5 ~  Q; {6 N2 u5 }/ g* o
NMOS switch 的訊號還是沒出來,不知道是哪邊出問題?煩請版上大大幫忙解決,感激不盡。
分享到:  QQ好友和群QQ好友和群 QQ空間QQ空間 騰訊微博騰訊微博 騰訊朋友騰訊朋友
收藏收藏1 分享分享 頂34 踩 分享分享
2#
發表於 2010-1-27 17:32:01 | 只看該作者
1.你可以先觀察你加上的那一組buffer的每一級的輸出是否正常。
9 N! \- H' U3 b( E2 T# P2. 你的NMOS switch是接到哪裡?? 電路畫出來勝過千言萬語。
3#
 樓主| 發表於 2010-1-30 00:02:09 | 只看該作者
遊客,如果您要查看本帖隱藏內容請回復
% X! Y8 `9 j- A- @, I

$ D' w' ]; D; ^  T! |; E) A電路示意圖,如上圖所表示,一個簡單的sample & hold的電路,1 L* R0 }% Y7 v. z5 q
標準電壓1.8V,Clock為理想Clock(rise and fall time =0ns;period=2ns)
& z5 A$ x" S7 `輸入訊號sin wave (amplitude=+-0.1v;25MHz)9 W/ Q+ @: F! r' P0 W0 t
在理想的switch中,輸出訊號正常。6 g* w* V& K: L% D
在NMOS switch中,輸出訊號縮小且失真不正常。# d2 g6 N" K$ P! v8 {
取樣電容大概=400f F左右。4 r) C0 O# m0 y1 ~& Y* z
先謝二樓副版幫忙解答。

本帖子中包含更多資源

您需要 登錄 才可以下載或查看,沒有帳號?申請會員

x
4#
發表於 2010-2-1 11:13:04 | 只看該作者
1. 因為你的clock gen是用理想的clock信號給的,所以加不加buffer都沒差,(加了可能變差)
) W' @; B  n; v% Q2. NMOS switch 在trun on時會等效於一個電阻,所以會形成一個RC電路 (即充放電),因只開2ns,速度可能跟不上,不是將取樣時間加長,不然就要把NMOS W/L 加大,讓充放電速度變快。 (不過看你的輸出波形又好像已經到穩定??)

評分

參與人數 1 +5 收起 理由
hiyato + 5 詳細解說

查看全部評分

5#
發表於 2010-2-1 16:21:26 | 只看該作者
回復 3# hiyato
2 `, G/ d2 a9 m# B2 X) L* W1 Q; a* T9 h6 V' m5 G7 U7 Z: S) G9 ?
$ K% f+ [# o6 K$ k2 |
    學了一課.感謝大家的討論
6#
發表於 2010-2-1 21:35:45 | 只看該作者
学习一下,谢谢!!!!!!!!!
7#
發表於 2010-2-2 00:05:17 | 只看該作者
又學習了一樣  感恩!!!!!!!!!!!!!!!!!!!!!!!
8#
 樓主| 發表於 2010-2-5 00:42:58 | 只看該作者
回復 4# poseidonpid
+ P" C, M( K7 O- n" O7 S3 L- V% J5 R  h% E1 [) A
先感謝副版詳細解說,再試著調整Sample rate與MOS size試試看。
9#
發表於 2010-2-5 12:56:00 | 只看該作者
又长知识了,不过还要回去分析一下
10#
發表於 2010-2-9 09:21:54 | 只看該作者
為什麼要回應才能看到圖4 L, \9 K5 S- k% X1 O
這樣別人怎麼幫你回答
11#
發表於 2010-2-9 18:44:35 | 只看該作者
ok increase the width of NMOS ,reduce the value of capacitor
12#
發表於 2010-2-10 11:10:41 | 只看該作者
我也看一下電路的情形
2 D! P  h% P: o1 A) |2 M所以回覆一下
13#
發表於 2010-2-10 11:15:07 | 只看該作者
設計SWITCH時可以先跑一下RON的值
! h. B+ E1 N7 _6 R5 W) S9 U列成一個表
/ d+ U9 Y  _2 x( S0 P之後看表拿進去套用即可8 |* D, d- F; `9 l
此外此電路SH電容不大
- H9 P( r. w, ]# J3 J1 U會受到charge injection & clock feedthrought的影響也要考慮進去
14#
發表於 2010-2-23 12:44:45 | 只看該作者
回復 13# rice019
9 K3 o. H( Q4 j4 h* @# ~4 @7 `: z! i$ X
5 [* o- J, o0 y! N% a- R7 _  D
    看下原理图,回复先,2ns  ~500MHz
15#
發表於 2010-5-5 15:59:42 | 只看該作者
想看依下電路圖...方便了解
16#
發表於 2010-5-6 17:01:33 | 只看該作者
先看一下圖,幫助了解一下狀況,好看看有沒有合理的解釋
17#
發表於 2010-5-6 17:15:35 | 只看該作者
看你的輸入電壓和工作頻率,我猜你是想做Dickson Voltage Multiplier吧?
4 D4 p! e* y# }9 Z由於輸入電壓非常低為0.1V,且為Sine Wave,
% M  ?- P4 z. [+ j: q: ?在此一狀況下,輸出會被MOS Rds-on所損秏掉," R6 w! N- P. H" V1 {3 C
一般來說,Rds-on與W/L成反比,但是光加大MOS的W/L效果有限,且不適用!' l7 I- ^1 e1 ]1 ]& ^0 d0 f( k
看你輸入電壓為1.8V,想必是0.1um Process,
5 x7 X9 l& x& v! i. S2 B1 S$ `建議你改用Native NMOS,相信能解決你的問題。
18#
發表於 2010-5-7 15:22:09 | 只看該作者
想看依下電路圖        ...
19#
發表於 2010-5-9 19:42:07 | 只看該作者
为什么电路图要设置成回复可见呢??
% @, e6 m( H+ C5 p! F0 `前面说的不错,应该调switch的宽长比,电容最好不要减小,以免误差增大
20#
發表於 2010-5-9 20:40:51 | 只看該作者
一方面需要clock的buffer 具有足够driving 能力,5 h! G- R! [& ^! U' t
另一方面一定要run switch的RON(一定要sweep 所有可能的工作电压差的情况)
您需要登錄後才可以回帖 登錄 | 申請會員

本版積分規則

首頁|手機版|Chip123 科技應用創新平台 |新契機國際商機整合股份有限公司

GMT+8, 2024-5-18 02:02 PM , Processed in 0.129016 second(s), 20 queries .

Powered by Discuz! X3.2

© 2001-2013 Comsenz Inc.

快速回復 返回頂部 返回列表