PLL的phase noise對於TX與RX的問題？

gyamwoo

各位好，我想問一下當本地振盪器的pll，其phase noise的好壞
對於TX端有任何的影響嗎？

因為我看書上的舉例都是RX中，干擾信號與接收的信號被mixer

4 g; u$ B9 Y6 K- T" v混波之後，由於干擾信號太強而pll的phase noise又太差以致

snr不足。
& {+ v" \. ?+ M( n; m* m# y
* U' ]2 V$ L. p0 A. a所以開頭講的，pll的phase noise對於TX端有規格的限制嗎？

finster

有的,只是要看產品規格屬性有無定義
; e+ Q3 V2 a7 @# k- J9 c) l其中,最主要的乃是eye diagram的定義
像SATA, or USB就有明確定義TX的eye diagram要在多少之內
' `0 F& K+ W- Y8 G3 j& ~% Y而有些TX就沒有定義,如Mini-LVDS TX,它就沒有定義其eye diagram
( X2 d# U6 N- P' s3 R( v  _因為TX是藉由PLL來傳送data輸出,故而有些產品是藉由eye diagram來間接定義出PLL的jitter要在多少的規格之內

gyamwoo

有的,只是要看產品規格屬性有無定義
其中,最主要的乃是eye diagram的定義
像SATA, or USB就有明確定義TX的 ...
3 h" w. A& W7 c& \6 v0 ?finster 發表於 2009-11-26 09:26 PM

6 ?) e- |3 {- H6 g4 A$ `; |$ y
聽版主你這麼說，我是可以藉由欲接受我方TX的RX端之規格，去推算TX端的合理範圍囉？
+ V( _- k- h; O7 W& y因為規格上沒有定義關於jitter方面的限制。
$ r2 W& C' B1 |* ~$ Y' g7 \# @以下是對方rx的定義
總頻寬3MHz，子頻寬300kHz
Programmer / Controller Unit
7 d: }  f0 x! R! PReceiver noise bandwidth 200 kHz
Antenna Gain Tx/Rx 　　　 2 dBi
Power Into Antenna 　　　-22 dBm
Tx Power 　　　　　　　　  -20 dBm EIRP
Required SNR 　　　　　　 14 dB
Noise Floor 　　　　　　　  -101 dBm
Ambient noise at receiver input  20 dB above kTB
Receiver noise figure         4 dB
0 R5 x3 d2 Z+ L! p/ l- d跟傳輸上的耗損
Transmission Losses
% Z7 O& b3 ]5 B2 b% s$ sFree space loss at 2 meters 30.5 dB
Fade margin (with diversity) 10 dB
Excess loss (polarisation, etc.) 15 dB
8 D9 \$ g! b3 q* TBuilding penetration loss 20 dB

c2467

謝謝大大的分享~知識因分享而壯大！

jojoboy666

這真是一個實用的問題ㄚ！感謝您的分享~~

oric

版主說的有道理~
TX的部份確實比較care eye-diagram的好壞
ex: rise/fall time, jitter
知識因分享而壯大！

macrohan

PLL noise  在TX方面主要有spectrum emission 决定。如果在FDD系统中，PLL noise 会对TX leakage to RX band 有很大的贡献。