PLL的phase noise對於TX與RX的問題？

gyamwoo

各位好，我想問一下當本地振盪器的pll，其phase noise的好壞
& V9 |' i0 G3 |4 E' u/ u0 S. Z- m對於TX端有任何的影響嗎？
; Q1 ?. ?9 g" \$ m' S. }, ^
因為我看書上的舉例都是RX中，干擾信號與接收的信號被mixer
$ p* [+ I: @  h6 {( ?9 y0 j; F6 q
混波之後，由於干擾信號太強而pll的phase noise又太差以致

snr不足。

  A+ K5 ?" P! ^+ M8 M, q所以開頭講的，pll的phase noise對於TX端有規格的限制嗎？

finster

有的,只是要看產品規格屬性有無定義
其中,最主要的乃是eye diagram的定義
像SATA, or USB就有明確定義TX的eye diagram要在多少之內
  {, O2 R- L. P! M* C. I而有些TX就沒有定義,如Mini-LVDS TX,它就沒有定義其eye diagram
因為TX是藉由PLL來傳送data輸出,故而有些產品是藉由eye diagram來間接定義出PLL的jitter要在多少的規格之內

gyamwoo

有的,只是要看產品規格屬性有無定義
: P8 ^# j6 w1 M* u其中,最主要的乃是eye diagram的定義
像SATA, or USB就有明確定義TX的 ...
! ]* I2 a* F# S3 Q: ~: ^finster 發表於 2009-11-26 09:26 PM

$ Z9 o+ j% s  v; Z# n, z- l* w
# ?. J. x4 h* R聽版主你這麼說，我是可以藉由欲接受我方TX的RX端之規格，去推算TX端的合理範圍囉？
/ y' I& C5 x5 S4 J因為規格上沒有定義關於jitter方面的限制。
" B) Z8 K) q  F5 A* r6 ]/ Q9 w9 d$ x  e以下是對方rx的定義
總頻寬3MHz，子頻寬300kHz
7 Z4 D0 P& n0 P- L# o8 lProgrammer / Controller Unit
Receiver noise bandwidth 200 kHz
* S. h  ]; a2 `Antenna Gain Tx/Rx 　　　 2 dBi
/ o; L0 L8 f* oPower Into Antenna 　　　-22 dBm
Tx Power 　　　　　　　　  -20 dBm EIRP
Required SNR 　　　　　　 14 dB
Noise Floor 　　　　　　　  -101 dBm
- F% E3 S/ ~) f4 p+ s  i9 {4 GAmbient noise at receiver input  20 dB above kTB
' u  w* o7 K. ^; r+ ~Receiver noise figure         4 dB
跟傳輸上的耗損
+ J6 o  M' v- m* u' ^Transmission Losses
Free space loss at 2 meters 30.5 dB
9 u! s. t+ T( `1 X6 v& `Fade margin (with diversity) 10 dB
Excess loss (polarisation, etc.) 15 dB
Building penetration loss 20 dB

c2467

謝謝大大的分享~知識因分享而壯大！

jojoboy666

這真是一個實用的問題ㄚ！感謝您的分享~~

oric

版主說的有道理~
TX的部份確實比較care eye-diagram的好壞
$ c/ n% W+ Z" V7 ~ex: rise/fall time, jitter
知識因分享而壯大！

macrohan

PLL noise  在TX方面主要有spectrum emission 决定。如果在FDD系统中，PLL noise 会对TX leakage to RX band 有很大的贡献。