Hspice如何模擬fully differential OPA

sereniva

請問雙端輸入、雙端輸出的OP Amp該怎麼模擬呢？
- ?# X( T' a7 s' |找了書來看，上面都只有單端的例子 = =
5 A7 z' M: K4 P3 {  i5 r# h- l現在跑fully differential感覺問題非常多 @@
  t2 k; p: _4 U9 M: Q  Y% h/ Q
我是跑folded cascode(輸入端為PMOS)  netlist po在下一樓

8 T  _0 v0 i/ x" a; O& \1.
首先，問題在於差動輸入端的描述
我是考慮VCM相同，然後再灌入差動小訊號
( }3 I: s) c" J- c3 l& |
*輸入端的描述
' g" S  @! f6 N* d# D1 y" Evd 9 0 dc 0 ac 1
- A5 P" u0 y2 N5 uevd1 in1 8 9 0 0.5
* R. }6 |# a% g0 V* P* c) R0 _evd2 in2 8 9 0 -0.5
vcm 8 0 dc 0
% C' U9 Q+ P" n/ q" R) f" W$ o

7 ~: u& `. O4 P: n- V  l% _6 ?/ E* ^這樣寫的話就是dc偏壓為0v，in1端 交流 0.5v，in2端 交流 -0.5v
不知道這樣來描述差動對的輸入端是否是正確的？


+ G$ o/ t4 ^5 z! l1 T

/ L2 P+ B4 }' R# q2.求雙端輸出的gain
) ~$ n4 M. o/ G6 N/ x/ V
*讀取輸出端的描述
.print ac v(out1) v(out2) v(out1,out2)
.probe ac v(out1) v(out2) v(out1,out2)
" d( y9 F. r% a; j/ C/ X! r6 S9 J/ g& I.print ac vdb(out1) vdb(out2) vdb(out1,out2)
5 F7 F7 R* c6 K6 h  ^# r$ i.probe ac vdb(out1) vdb(out2) vdb(out1,out2)

我看書上求gain都直接看v(out)，但是gain的定義不是 v(out)/v(in) 才對嗎？
9 a* }8 @  R! m! H+ u* p- L8 _真是非常困惑

! [/ h0 x; I8 z, u還有我的電路明明是兩邊對稱的，但是out2端和out1端的電壓卻不是相同的值
9 {2 q% }7 o9 B這到底是為什麼阿？
(我去看執行.op後所得的小訊號參數，電路的兩端也是對稱的)
3 U7 h8 b# `. e: p7 j* ^- G(如果電路兩邊是對稱的，依照電子學差動觀念，應該gain只是差負號而已吧)
/ R' f( V1 {, Q4 b
  n/ }! ?2 ~+ ]+ o: a' {+ J7 P. B
3 e3 A8 Y/ s- `$ g5 N再來就是想求CMRR，這應該先求得共模增益(Acm)吧？
0 ?) e9 ^0 E; @1 _, ~7 E" b這要怎麼求呢？



3.輸出阻抗 與 輸入電容
8 q3 ]9 r. n8 |' X. ?; F請問輸出阻抗要怎麼求？
單端的時候直接下 .tf v(out) vin
但是雙端該怎麼寫？
: }3 F. d+ H) l$ S另外，如果我想看不同頻率下的輸出阻抗變化，又該怎麼下指令呢？

" d! m) T0 P* F$ I  r& o還有有辦法求得輸入電容嗎？(從input端看進來的等效電容)
因為我設計的是sensor readout電路
' b6 ]3 n3 C: z( Z, h+ ~& z( @為了配合前一級，必須要讓輸入電容很小，才能讀得到sensor的值
0 g) u8 e/ G) i2 E* w! _& ?
9 j* j& c/ C$ S% i% ^


1 h9 A; `9 E8 G: g3 f4 Q# ~4.輸入共模範圍 與 輸出擺幅
9 M) D5 ?5 V7 q
這個問題在書上找不到
1 i6 ]/ M, a! Y+ M; H! X是不是要自己看.op所得到那些vgs,vgd,vt值
4 ?4 Z5 ^' O1 r  G* X, a- x然後再按照電子學所說一層cascode用掉一個overdrive voltage，再去加加減減？
0 L+ v3 e: A6 _! ^hspice有比較快的方法可以獲得這些資訊嗎？
! s* |( J0 K, `2 w6 j% R
) n. K. P8 d5 w0 o# o


以上問題
# f; v8 z' G; y, H. G+ ~/ }請您不吝賜教 感激不盡 <(_ _)>

sereniva

5.
最後想請問一個寫netlist的小問題
5 ^$ Z% t' X. D9 `6 U在網路上看到一些例子，特別把mos寫成並聯好幾個
7 z9 ~1 _. E- {mp1 1 in1   7 vdd pch l=0.35u w=30u
. i, M5 }2 z- V0 ?* n1 Kmp1 1 in1   7 vdd pch l=0.35u w=10u m=3
0 t$ \6 q$ q( _) f' ~3 B6 r這兩種寫法有什麼差別嗎？(模擬或layout上)
如果不用下面的寫法會有什麼缺點？

. B6 J6 B) e0 h  o) i, D


3 T  |/ n2 x$ [# @6 f  v附上小弟寫的folded cascode(輸入為PMOS) netlist:

0 W5 u( Y( M& }folded
6 B( Q4 X' p+ o5 A/ F6 G.global vdd vss
8 h/ I* c# Q  E; ^% H0 U" H
.option acout=0
6 ?- f) a# W6 t0 P* S
.option post=2
.option probe

0 z7 k  O& p3 x0 M) x.protect
.lib ./rf018.l tt
.unprotect

  D; q) T4 w: u' [mp1 1 in1   7 vdd pch l=0.35u w=30u
! L8 y" E3 }% E1 Q2 R$ i" }  emp2 2 in2   7 vdd pch l=0.35u w=30u
mp3 5  5  vdd vdd pch l=0.35u w=15u
mp4 6  5  vdd vdd pch l=0.35u w=15u
% J& b; {) L$ ]8 L$ \  Jmp5 out2  out2  5 vdd pch l=0.35u w=20u
& x* |4 L  c# W; c8 K( imp6 out1  out2  6 vdd pch l=0.35u w=20u
$ H& E. j9 Z5 F7 lmp7 7 b1 vdd vdd pch l=0.35u w=50u
mn1 out2 b2 1 vss nch l=0.35u w=5u
mn2 out1 b2 2 vss nch l=0.35u w=5u
mn3 1 b3 vss vss nch l=0.35u w=25u
4 }6 y$ x2 X% v/ pmn4 2 b3 vss vss nch l=0.35u w=25u

*輸入端的描述
vd 9 0 dc 0 ac 1
) ?' y2 Q- p# K! S- Eevd1 in1 8 9 0 0.5
evd2 in2 8 9 0 -0.5
vcm 8 0 dc 0
: V! E7 p, k+ P. M1 L1 Cvdd vdd 0 dc 3.3v
1 X3 g$ L6 J: }) s; K( i6 ]vss vss 0 dc -3.3v
* @. A# h0 W& P7 p+ e
vb1 b1 0 2.4
vb2 b2 0 -1.2
4 S- W# c" K6 K# C/ }vb3 b3 0 -2.4

2 A% N% t( ~9 m/ }/ o. J.op
' g; N- W- y! e4 Z) x; Y* J: Y.ac dec 10 100 100g
# }# r7 `% M" p) m# F; x& f
2 Q$ o& o- \$ U*讀取輸出端的描述
.print ac v(out1) v(out2) v(out1,out2)
.probe ac v(out1) v(out2) v(out1,out2)
.print ac vdb(out1) vdb(out2) vdb(out1,out2)
: l0 X3 \$ o7 {3 o+ c+ \$ i.probe ac vdb(out1) vdb(out2) vdb(out1,out2)

.end

semico_ljj

和单端输出的一样模拟!只是Gain是原来地一半而已

小美

GAIN是原來的一半？
可否請問一下這是什麼意思阿

rice019

Gain差兩倍
. S4 E1 C7 y  j2 d' f8 X5 q因為是你實際上Gain是看VOP-VON
差兩倍gain實際上也才差6dB左右
, L: H% }) e$ V4 R4 y5 R7 s6 N所以都常都只看VOP/VIN大概是就是Gain大小

小緯仔

5.
7 `+ |/ b9 t* D2 L1 u4 I最後想請問一個寫netlist的小問題
在網路上看到一些例子，特別把mos寫成並聯好幾個
mp1 1 in1   7 vdd pch l=0.35u w=30u
mp1 1 in1   7 vdd pch l=0.35u w=10u m=3
/ A% R. ~: ?) T; _0 d這兩種寫法有什麼差別嗎？(模擬或layout上)
3 w9 c: e8 ^1 M, k; C5 F0 I! g* b; q======================================
+ i# u" z4 P) y* {5 g% O% ^我絕得啦！雖然width感覺都相同
2 _2 Q; }) I$ a& r但是跑hspice時候可以看到他們應該在不同的pch裡
例如...pch.1   pch.2 所以裡面有些參數就不一樣
像是Vt~~或者mobility.....
' A6 x5 b6 ?  l在layout上~~直觀來看 用第二種方式他在Gate上的寄生電阻比較小
; H) K  h' q4 u4 |8 P: N
以上是小弟的淺見...

deltachen

謝謝大大的分享~知識因分享而壯大！

arichpanda

我也有類似的問題說，放到現在一直不知道為什麼?
希望能有高手大大來解答!!!

tekoman

mp1 1 in1   7 vdd pch l=0.35u w=30u
mp1 1 in1   7 vdd pch l=0.35u w=10u m=3
上面這兩個不同的地方是，MOS會操作在不同區域，在spice model可以看到，不同width和length，
- A5 X* V4 a! X8 f9 H可以劃分出許多操作區域，他的物理參數會不同。

s33421

再爬文 還好有看到大大有提早先問 得到答案了 謝謝!!

anita66

看到大大們這麼踴躍的回覆, 蠻多收穫的, 3Q~

semico_ljj

仿真单边电路就可以了！

angelwin

multiplier 一方面是由於參數設置時的問題，但更多的時候是考慮到後續匹配、寄生電阻的問題

bruan43

謝謝各位大大的分享~正好在研究類似的問題 ~ 感謝踴躍分享 !

semico_ljj

只要拿单边电路仿真就可以了！简单方便

king6288tw

1. 這樣共模+差模輸入的寫法沒有錯誤，電路是雙電源，共模設在中間點0V算合理。
: E  X$ N5 _; |2.小訊號輸入大小為 ac=1  所以gain=V(vout)/V(Vin) , Vin是1 所以省了 直接秀圖就可以知道增益。
3.輸出電阻使用.tf 應該是直流訊號時的電阻。有沒有隨頻率變化這部分可能要看manual
4.Allen的書應該有。
/ u  @. K2 \/ R! u6 G5.並聯與沒並聯影響到寄生電阻、寄生電容、layout時的mismatch，詳細可以看Razavi的書

hungda50310

收穫好大~~~
謝謝分享XD~~

anita66

問題蠻細的,程度應該不錯,但回答的還是有些令人不解,感謝大大無私分享,3Q~