Hspice如何模擬fully differential OPA

sereniva

請問雙端輸入、雙端輸出的OP Amp該怎麼模擬呢？
% Y1 c7 S# a: `5 D$ d+ l) d  P找了書來看，上面都只有單端的例子 = =
現在跑fully differential感覺問題非常多 @@
/ H9 ?4 p2 L/ |. g1 Y3 V
9 j9 ^3 \4 v- g0 L我是跑folded cascode(輸入端為PMOS)  netlist po在下一樓
0 P  |8 F  B8 k7 Y$ Y
- |1 R/ W7 H( I  w$ c# y1.
首先，問題在於差動輸入端的描述
  P2 ]4 X0 D) R1 F- M- }$ I) C我是考慮VCM相同，然後再灌入差動小訊號

. y7 a: o( G5 j8 f*輸入端的描述
vd 9 0 dc 0 ac 1
evd1 in1 8 9 0 0.5
. b# {+ R! n7 b; h5 A$ xevd2 in2 8 9 0 -0.5
7 d" a& U* F, {, P+ h& Z1 ~+ ?vcm 8 0 dc 0
' {  Q! C) X$ ~2 V4 I# M  `+ l
/ Y! v( ?$ Z& B( ]+ |
. n8 h$ P* r) ]$ U4 F4 w這樣寫的話就是dc偏壓為0v，in1端 交流 0.5v，in2端 交流 -0.5v
% M9 |1 E3 H# @不知道這樣來描述差動對的輸入端是否是正確的？

# h: b$ t) ^+ Q+ s" R
% r: x- |0 y/ Y, P

9 j6 d; I/ }0 Q0 Y7 |9 S- r2.求雙端輸出的gain
: l8 O. a. @% c
*讀取輸出端的描述
$ Z* O- s* L4 x2 _# _8 D) G/ ~.print ac v(out1) v(out2) v(out1,out2)
2 }6 t* v" G& I# @7 j2 }% E.probe ac v(out1) v(out2) v(out1,out2)
.print ac vdb(out1) vdb(out2) vdb(out1,out2)
.probe ac vdb(out1) vdb(out2) vdb(out1,out2)

我看書上求gain都直接看v(out)，但是gain的定義不是 v(out)/v(in) 才對嗎？
真是非常困惑
- q  `9 L) W5 {- P+ @; Q
還有我的電路明明是兩邊對稱的，但是out2端和out1端的電壓卻不是相同的值
' j/ _9 t' Z9 \, t3 \這到底是為什麼阿？
6 c! k0 Y7 V, F- @1 |(我去看執行.op後所得的小訊號參數，電路的兩端也是對稱的)
(如果電路兩邊是對稱的，依照電子學差動觀念，應該gain只是差負號而已吧)

" K3 f/ a5 B: p5 t
再來就是想求CMRR，這應該先求得共模增益(Acm)吧？
& J' u. D4 e6 R* m這要怎麼求呢？
. C( L, E% z- x8 b6 L7 w* z) T

" A4 c3 m8 L% o; D, Q( {& R2 [
# M3 c# Z, U1 U4 i3.輸出阻抗 與 輸入電容
請問輸出阻抗要怎麼求？
單端的時候直接下 .tf v(out) vin
但是雙端該怎麼寫？
另外，如果我想看不同頻率下的輸出阻抗變化，又該怎麼下指令呢？

還有有辦法求得輸入電容嗎？(從input端看進來的等效電容)
因為我設計的是sensor readout電路
為了配合前一級，必須要讓輸入電容很小，才能讀得到sensor的值
0 x$ _) G9 U3 m- i5 u& c: P


: i; X$ d3 p/ _3 H- F6 L4 l, N
4.輸入共模範圍 與 輸出擺幅
3 Y/ ]" ]3 Z, v2 y/ f4 e+ K2 ]
. e+ _# \& G5 g6 u& X! O這個問題在書上找不到
是不是要自己看.op所得到那些vgs,vgd,vt值
然後再按照電子學所說一層cascode用掉一個overdrive voltage，再去加加減減？
' U+ a- S" Z" U: }" whspice有比較快的方法可以獲得這些資訊嗎？


8 Q+ y( v9 `8 L+ u

5 p- X/ q4 q9 e% j5 E' {5 O以上問題
請您不吝賜教 感激不盡 <(_ _)>

sereniva

5.
最後想請問一個寫netlist的小問題
在網路上看到一些例子，特別把mos寫成並聯好幾個
mp1 1 in1   7 vdd pch l=0.35u w=30u
- j* m& N) Z6 Imp1 1 in1   7 vdd pch l=0.35u w=10u m=3
這兩種寫法有什麼差別嗎？(模擬或layout上)
7 F8 i0 O0 X+ K8 N' a- `如果不用下面的寫法會有什麼缺點？
4 I& V, i4 w$ c) |! t; s5 V7 \

* I4 X- J4 X: J8 x1 M+ y7 T, [# \
& a& B5 E1 B4 b, Z" l1 ~1 X1 k
/ F2 U6 V4 C) _& @+ ^7 t) y附上小弟寫的folded cascode(輸入為PMOS) netlist:
7 T' d, w8 r' K, _- O
folded
.global vdd vss
/ ?# g) m: @; c
& Y% T& C. D4 W7 r. j8 j( F.option acout=0
' s- F6 H  H3 _
0 C& h8 W% K) z+ u.option post=2
: c9 t) Z; g# X$ }.option probe

.protect
.lib ./rf018.l tt
.unprotect
; @3 W9 a+ d  c/ t# q
mp1 1 in1   7 vdd pch l=0.35u w=30u
2 {; w. t( @# _9 K5 y( `mp2 2 in2   7 vdd pch l=0.35u w=30u
9 D- Q, H% D  R+ Vmp3 5  5  vdd vdd pch l=0.35u w=15u
mp4 6  5  vdd vdd pch l=0.35u w=15u
mp5 out2  out2  5 vdd pch l=0.35u w=20u
8 A' F- d, H& ~& l3 T* L4 {% Xmp6 out1  out2  6 vdd pch l=0.35u w=20u
, |, R/ n% H* S% D+ g; n" Pmp7 7 b1 vdd vdd pch l=0.35u w=50u
3 T8 ^1 a4 m: z# Umn1 out2 b2 1 vss nch l=0.35u w=5u
mn2 out1 b2 2 vss nch l=0.35u w=5u
mn3 1 b3 vss vss nch l=0.35u w=25u
+ {; H  y7 z. omn4 2 b3 vss vss nch l=0.35u w=25u
) n1 D& }+ I1 e( v  s
" e+ O+ W: o- ~" C& c*輸入端的描述
vd 9 0 dc 0 ac 1
evd1 in1 8 9 0 0.5
' a# T9 Y1 S1 Jevd2 in2 8 9 0 -0.5
vcm 8 0 dc 0
7 ?& H3 f1 |  r# r& [: q9 Cvdd vdd 0 dc 3.3v
7 R3 K$ o, V5 C: Ovss vss 0 dc -3.3v
# }4 n  O' ^* F
6 Q% ~0 y6 C4 w0 n' k( rvb1 b1 0 2.4
vb2 b2 0 -1.2
* M% h& L5 M" s4 w# c# Ivb3 b3 0 -2.4

$ x/ V1 @6 @# z% _.op
.ac dec 10 100 100g
" X6 L  k. E  Q) r5 p) u
5 b1 R8 Y: d6 t' d! x*讀取輸出端的描述
. X# z1 y+ H: Q- L* b.print ac v(out1) v(out2) v(out1,out2)
: @& X; z. P6 Y) }5 G1 j: ?.probe ac v(out1) v(out2) v(out1,out2)
0 E5 H$ Z7 b  t, G7 X/ ^+ y.print ac vdb(out1) vdb(out2) vdb(out1,out2)
.probe ac vdb(out1) vdb(out2) vdb(out1,out2)
) b4 W+ f- Y5 F5 |
( M% b# A5 I* D! F7 g. C3 {.end

semico_ljj

和单端输出的一样模拟!只是Gain是原来地一半而已

小美

GAIN是原來的一半？
: x3 k) N/ I* I8 V; @' {0 b7 Y可否請問一下這是什麼意思阿

rice019

Gain差兩倍
, g; L4 J4 X/ N: c. y因為是你實際上Gain是看VOP-VON
差兩倍gain實際上也才差6dB左右
所以都常都只看VOP/VIN大概是就是Gain大小

小緯仔

5.
$ S+ ^. |3 L& O: h+ ^) G最後想請問一個寫netlist的小問題
在網路上看到一些例子，特別把mos寫成並聯好幾個
mp1 1 in1   7 vdd pch l=0.35u w=30u
% ]3 d9 q# ~7 {: b5 Qmp1 1 in1   7 vdd pch l=0.35u w=10u m=3
這兩種寫法有什麼差別嗎？(模擬或layout上)
======================================
我絕得啦！雖然width感覺都相同
8 Z% @- Y7 ^5 `. c但是跑hspice時候可以看到他們應該在不同的pch裡
例如...pch.1   pch.2 所以裡面有些參數就不一樣
像是Vt~~或者mobility.....
  U0 m6 U! d/ A在layout上~~直觀來看 用第二種方式他在Gate上的寄生電阻比較小

% T$ J' Y; s. @8 ~( _  P以上是小弟的淺見...

deltachen

謝謝大大的分享~知識因分享而壯大！

arichpanda

我也有類似的問題說，放到現在一直不知道為什麼?
希望能有高手大大來解答!!!

tekoman

mp1 1 in1   7 vdd pch l=0.35u w=30u
mp1 1 in1   7 vdd pch l=0.35u w=10u m=3
上面這兩個不同的地方是，MOS會操作在不同區域，在spice model可以看到，不同width和length，
可以劃分出許多操作區域，他的物理參數會不同。

s33421

再爬文 還好有看到大大有提早先問 得到答案了 謝謝!!

anita66

看到大大們這麼踴躍的回覆, 蠻多收穫的, 3Q~

semico_ljj

仿真单边电路就可以了！

angelwin

multiplier 一方面是由於參數設置時的問題，但更多的時候是考慮到後續匹配、寄生電阻的問題

bruan43

謝謝各位大大的分享~正好在研究類似的問題 ~ 感謝踴躍分享 !

semico_ljj

只要拿单边电路仿真就可以了！简单方便

king6288tw

1. 這樣共模+差模輸入的寫法沒有錯誤，電路是雙電源，共模設在中間點0V算合理。
2.小訊號輸入大小為 ac=1  所以gain=V(vout)/V(Vin) , Vin是1 所以省了 直接秀圖就可以知道增益。
7 d6 f. h# f( P3 }4 p! k3.輸出電阻使用.tf 應該是直流訊號時的電阻。有沒有隨頻率變化這部分可能要看manual
2 n; M9 _" ]* G# ^6 V4 O4.Allen的書應該有。
5.並聯與沒並聯影響到寄生電阻、寄生電容、layout時的mismatch，詳細可以看Razavi的書

hungda50310

收穫好大~~~
謝謝分享XD~~

anita66

問題蠻細的,程度應該不錯,但回答的還是有些令人不解,感謝大大無私分享,3Q~