請問,模擬ADC的INL/DNL時的技巧?感恩!

henry90176

請問各位前輩,小弟我現在在模擬一個6BIT ADC的INL/DNL,但是每次要把SPICE輸出的資料丟到MATLAB處理前都要花上很長時間的人工KEYIN把輸出的6BIT改成 1 0 1 0 1 0 的數位訊號,
我的VDD是1.2V,若輸出是VDD倒還好,大部份都是1.2V,但是若輸出是0,就會有很多接近0的值,所以(1024*6)筆資料要再改成101010的數位訊號真的很久
# j2 {# G* N4 R- _; B想請問各位前輩,有沒有更快的方法,可以輸出就是數位訊號??感恩!

henry90176

再問一個..我跑MATLAB(DNL)它說: ADC not clipping ... Increase sinewave amplitude!
但是我的訊號明明有000000和111111.有clipping呀?想請問如何解決.感恩!

henry90176

感謝hiyato!問題已經解決了!
我用spice再把transient資料轉為vector就ok了!感謝!
- y; v4 L8 g  I7 T
不過想再請問，用historgram法模擬的INL和DNL，我該輸入多快的FIN?是快一點好呢?還是慢一點好呢?又該取多少個點呢?又該取多少個週期呢?多一點好呢還是少一點好呢?
7 J5 X2 [6 Y$ Z
因為就我的認知，INL與DNL屬於電路STATIC的特性，故就算使用的是DYNAMIC TESTING的historgram法應該想法還是在測出電路轉換曲線的結果，所以輸入的FIN應該越小越好，取點應該越多越好
" l  `& Z0 N) w想請問各位前輩，我的認知對不對?感恩!
+ W0 h, s; D5 B" Y7 v: X, {因為有爬文過了，也找過資料，但是大多只有解釋historgram法與其公式推導，對於其輸入訊號頻率也只有說"適當"而已，所以才來詢問各位前輩!感謝!

henry90176

感謝h大，因為剛好有code所以就這樣測了
2 ^+ r- H- l) B& z5 j$ @想請問h大，何謂"齣來的數位信號先傢和成bus data，再用Ts採樣來消除數字的glith"，不是很懂，可以煩請解釋一下，感恩!