Chip123 科技應用創新平台

 找回密碼
 申請會員

QQ登錄

只需一步,快速開始

Login

用FB帳號登入

搜索
查看: 6360|回復: 2

[問題求助] Virtuoso 做 CDLout 遇到的問題!!!

[複製鏈接]
發表於 2009-7-28 23:35:12 | 顯示全部樓層 |閱讀模式
一般使用composer畫完電路後 可透過CDLout將schematic轉出netlist file- k% l. O4 e$ p1 l: x

% ~3 R9 \2 Y+ k, u# a再進行Hspice模擬  在CDLout設定時 其Netlisting Mode6 p, ^8 G: ?% a+ i
& }. o' e& \; s
的設定中可以選擇 Analog 與 Digital模式 並勾選 Run in Background選項
0 E! @1 f& ], g* c: t0 l: D7 y2 J8 O/ i- c" R
但是我的 Analog選項被disable了(如圖1) 這會造成我使用 AnalogLib 元件(使用auCDL檔)' j! a% Y7 [8 z& z
% k4 c" i6 i: p
所畫的電路無法轉出 請問有人知道如何把這個選項enable起來嗎?9 f" m* j+ Y# e" E' n' w
; |) m& w7 ^! `1 [8 z
另外 在CDL轉出後 電阻被轉出的格式 為 Rx node1 node2 ohm $[py] $w=1 $l=100 (如圖2). @9 n9 _* ?2 P* k
" q4 w5 s8 j6 Q3 I) ]. J
請問要如何更改輸出格式  讓電阻轉出格式變成 Rx node1 node2 py w=1 l=100 $ ohm
  H! v! J2 X( g
( ?" ?, [# A! p5 u. a敢請高手賜教  在此先行謝過!!  <_O_>8 m8 a0 E& y$ T5 W. Z

1 O2 E" l! a* U8 `9 R* _% ?/ m! t! T9 v% p

) l+ ^7 v$ {- u& r- m. w

本帖子中包含更多資源

您需要 登錄 才可以下載或查看,沒有帳號?申請會員

x
發表於 2009-8-25 20:14:44 | 顯示全部樓層
電阻轉出格式好像只能轉出後再手動更改,裡面好像沒有辦法做更動。
發表於 2010-6-1 22:58:53 | 顯示全部樓層
你要設你cshell的環境變數. 不過我忘記式哪一個變數了. 我找一下在跟你說. 設完之後, 你的default 就會變成analog. 要不然每次都要重設.
您需要登錄後才可以回帖 登錄 | 申請會員

本版積分規則

首頁|手機版|Chip123 科技應用創新平台 |新契機國際商機整合(股)公司 |360才庫事業群

GMT+8, 2022-12-4 02:44 AM , Processed in 0.097005 second(s), 22 queries .

Powered by Discuz! X3.2

© 2001-2013 Comsenz Inc.

快速回復 返回頂部 返回列表