Virtuoso 做 CDLout 遇到的問題!!!

shangyi

一般使用composer畫完電路後 可透過CDLout將schematic轉出netlist file
4 K. a, ]8 A5 B6 a
再進行Hspice模擬  在CDLout設定時 其Netlisting Mode

的設定中可以選擇 Analog 與 Digital模式 並勾選 Run in Background選項

& s0 U7 S+ U/ U' }9 s但是我的 Analog選項被disable了(如圖1) 這會造成我使用 AnalogLib 元件(使用auCDL檔)
5 f) V! k& ]/ o: B" Z8 o
所畫的電路無法轉出 請問有人知道如何把這個選項enable起來嗎?
# G9 N* O6 s* z% I1 l5 n/ z
另外 在CDL轉出後 電阻被轉出的格式 為 Rx node1 node2 ohm $[py] $w=1 $l=100 (如圖2)
1 [; q2 Q! J. J
- o' w4 Z5 e8 `$ M# b+ t請問要如何更改輸出格式  讓電阻轉出格式變成 Rx node1 node2 py w=1 l=100 $ ohm

- B2 I4 y$ i; n* v. |+ ?( e敢請高手賜教  在此先行謝過!!  <_O_>
$ C. h8 e- z' _$ l3 z1 ?0 I9 [

/ X7 e, i0 p5 s. G' c7 S  ?+ c
: t9 H; X# z3 w! r6 j9 L

rockmen40

電阻轉出格式好像只能轉出後再手動更改，裡面好像沒有辦法做更動。

cmyangf

你要設你cshell的環境變數. 不過我忘記式哪一個變數了. 我找一下在跟你說. 設完之後, 你的default 就會變成analog. 要不然每次都要重設.