Virtuoso 做 CDLout 遇到的問題!!!

shangyi

一般使用composer畫完電路後 可透過CDLout將schematic轉出netlist file
: Y; C# u8 x% e" [$ h5 O0 J
* c8 u6 m$ @' [再進行Hspice模擬  在CDLout設定時 其Netlisting Mode
% k# Y3 F, J7 V. m( J6 [$ o0 [
的設定中可以選擇 Analog 與 Digital模式 並勾選 Run in Background選項
3 Y+ C, }5 Q- @  R" P7 G) p
但是我的 Analog選項被disable了(如圖1) 這會造成我使用 AnalogLib 元件(使用auCDL檔)
& s+ U/ W8 y; S; x' S8 B( t
6 D( p: y( [1 p! q& ~所畫的電路無法轉出 請問有人知道如何把這個選項enable起來嗎?

4 y0 W$ d4 O4 X- q5 m' q' I另外 在CDL轉出後 電阻被轉出的格式 為 Rx node1 node2 ohm $[py] $w=1 $l=100 (如圖2)

  ?; M7 @6 f4 U& u& z6 K" C  a請問要如何更改輸出格式  讓電阻轉出格式變成 Rx node1 node2 py w=1 l=100 $ ohm

敢請高手賜教  在此先行謝過!!  <_O_>
) Q8 I& L- {% s2 p9 W: }
3 o& Q, s. n6 ?2 j+ ]4 x& i3 U1 v

+ ^# V: b! ~$ r% Y% _/ d* X& R

rockmen40

電阻轉出格式好像只能轉出後再手動更改，裡面好像沒有辦法做更動。

cmyangf

你要設你cshell的環境變數. 不過我忘記式哪一個變數了. 我找一下在跟你說. 設完之後, 你的default 就會變成analog. 要不然每次都要重設.