Chip123 科技應用創新平台

 找回密碼
 申請會員

QQ登錄

只需一步,快速開始

Login

用FB帳號登入

搜索
1 2 3 4
查看: 4758|回復: 0
打印 上一主題 下一主題

[問題求助] 使用Xilinx ISE+Modelsim產生的Posim波形沒有任何延遲?!

[複製鏈接]
跳轉到指定樓層
1#
發表於 2009-7-11 19:39:56 | 只看該作者 回帖獎勵 |倒序瀏覽 |閱讀模式
〔前言〕4 B$ ]4 l1 q6 Z+ K) c& b
 各位先進你們好!
. e* \, i& k0 W0 N 小弟目前還是學生,接觸Verilog大約半年的時間9 o5 F* Z$ k, t/ e8 v8 {
 因為之前做的題目比較小,不是只有做到Function Simulation
' O: B9 b2 g) _! E7 D2 i 就是直接在合成後燒寫到實驗板上做測試
; n( R' P# v) r0 B 因此對於後模擬比較不熟悉,還請各位多多指教!
& |; V8 P( g3 L4 ?% T& ]. a# i' Y
$ j0 Z" u% |2 g" { 小弟最近開始因為需要製作比較龐大的電路,且要對電路做速度的評估,因此要使用到後模擬的功能。, `# p6 U# |( J9 \; Z. A
 但是在做後模擬的時候卻發生了奇怪的現象,令我不知如何是好
1 u. ~4 C; d" l: w. | 希望各位前輩能不吝指教,若是日後有小弟能幫忙的地方,必定會盡我最大的力量予以回報。% R8 q+ \1 z4 \8 E5 B6 n5 }+ W% b
6 o* u3 _# P# }3 c: P" B
〔問題描述〕# _1 l3 S+ q1 e( H  P5 M8 n! g8 C4 ?
 在我設計完我的電路後,便做了行為模擬(Behavioral Simulation)  C1 l: o+ X6 l
 將錯誤一一解決後,就依序跑了
5 M* I! ^3 j# T3 @, D8 r  Post-Translate Simulation
- }) g, w8 X0 v% H: @4 k: W  Post-Map Simulation
+ h5 Z1 T; B% V/ z  Post-Route Simulation
7 z8 \7 E# I4 \8 f 以功能來看都沒有錯誤,且也都有成功的將程式轉換成各個階層的設計  u$ ~( x% g( u' k2 t
 但是從頭到尾模擬出來的波形,都沒有任何的時間延遲
5 N! m; |" \7 y 皆與功能模擬時完全一樣,因此我完全摸不著頭緒
0 R' l0 ?( Y! a) f! y9 R1 B: v 因此來請問各位先進,不知是否能給我點提示,感激不盡!
/ D7 Y7 O2 x6 y  q$ a; w" A
  F! T7 o( W  p9 z〔軟體版本〕: A$ E% k7 f7 G" h* T5 ?5 R, Q! T
 程式編譯及撰寫:Xilinx ISE 10.1) x: X& H+ A8 {5 {1 {% V- ~
 波形模擬   :Modelsim SE 6.3g0 n- ^/ I3 g2 Z3 `$ R+ D+ C; H
 
分享到:  QQ好友和群QQ好友和群 QQ空間QQ空間 騰訊微博騰訊微博 騰訊朋友騰訊朋友
收藏收藏 分享分享 頂 踩 分享分享
您需要登錄後才可以回帖 登錄 | 申請會員

本版積分規則

首頁|手機版|Chip123 科技應用創新平台 |新契機國際商機整合股份有限公司

GMT+8, 2024-5-6 07:00 PM , Processed in 0.098006 second(s), 18 queries .

Powered by Discuz! X3.2

© 2001-2013 Comsenz Inc.

快速回復 返回頂部 返回列表