|
〔前言〕
6 \8 O7 F% Q5 f' s* ~/ ? 各位先進你們好!* t4 x, k3 a, w- p) K5 `
小弟目前還是學生,接觸Verilog大約半年的時間2 o5 ~6 k' J% J: N! [- r$ r
因為之前做的題目比較小,不是只有做到Function Simulation
* G) j/ D; b. h' g$ L8 p 就是直接在合成後燒寫到實驗板上做測試% F" U1 R/ A1 j4 \8 v
因此對於後模擬比較不熟悉,還請各位多多指教!
2 ~! Y6 v6 i3 h: B% h! z0 d8 c: O3 X4 v7 |( r1 [9 ?
小弟最近開始因為需要製作比較龐大的電路,且要對電路做速度的評估,因此要使用到後模擬的功能。, \$ c! l# s5 A; m) K
但是在做後模擬的時候卻發生了奇怪的現象,令我不知如何是好
4 ^! Z! @: i" k+ c8 P- q& T, v 希望各位前輩能不吝指教,若是日後有小弟能幫忙的地方,必定會盡我最大的力量予以回報。3 ?5 D; |7 K1 {& H; `6 [# k
" b; X, `# Q% N1 H
〔問題描述〕& T2 g% T% m% A
在我設計完我的電路後,便做了行為模擬(Behavioral Simulation)
+ a$ j) ~" U& @9 _2 R) m 將錯誤一一解決後,就依序跑了
% B( ^5 k3 l N Post-Translate Simulation
) \% D5 t) @/ K2 Q" e Post-Map Simulation
# w' b& A) [: Q Post-Route Simulation/ L% w# _7 W7 v& |; }8 W' k C
以功能來看都沒有錯誤,且也都有成功的將程式轉換成各個階層的設計$ a) N1 j; I2 Y+ T; M
但是從頭到尾模擬出來的波形,都沒有任何的時間延遲. _. @. [+ S* b
皆與功能模擬時完全一樣,因此我完全摸不著頭緒
3 V# p+ G l1 W4 X 因此來請問各位先進,不知是否能給我點提示,感激不盡! " P' i7 q' [4 w) Y
4 u( X& R G9 F& S〔軟體版本〕
9 V% H; r1 `2 L 程式編譯及撰寫:Xilinx ISE 10.1
# Q. M- I- y, F0 Q1 M 波形模擬 :Modelsim SE 6.3g
" A/ n* U; P1 ? |
|