SDRAM Controller的問題

ian77316

我是一位剛寫verilog的新手，這個暑假我的老師丟給我了一個SDRAM的datesheet
1 e6 m6 P& p: }  E( w3 _3 V. r他要我寫出SDRAM Controller
但是我在書本上學的並沒有這種時序例子  頂多就是語法跟一些邏輯的example
我大概知道要以一個finite state machtine出發  根據波形的H ,L給他1或0
但是對整個大架構不熟析  導致遲遲下不了手
不知道板上的各位高手是否能指點一下我該從何著手起
或是還有哪裡有這種教學
) ]% a: s) N! m: J
我現在是打算以最簡單的模式出發
- }" h! p% j: O+ v2 e# m. r1 V
& l" n( I, m& M# ?- d- R單筆的讀 寫 的功能
2 R! ?4 b% S5 x! S! c. p4 d, O$ v5 F! t( X懇請板上的高手指導一下

ian77316

謝謝樓上的幫忙 我最近把datasheet看熟之後好像比較沒問題了

不過還是要多看看別人的想法跟作法 才會更進步
# ]5 E0 g* T* L9 y' c; N謝謝jerryyao了

ian77316

嗯嗯  謝謝tommywgt大

我目前是先把FSM畫出來  然後朝著最低規格開始寫
4 j' a/ X' Q0 C# Y在 R 跟 W 方面是目前最大的課題
不過我想如果能先克服 後面的功能慢慢加應該不是什麼問題
0 M4 N' p2 P6 m  h5 D! V: {: M- d
真的很謝謝tommywgt大的指導