|
就是我在跑Modelsim的時候2 d* |# m9 C. _7 ^; c' f& O. T
/ w0 L4 ~0 v1 N% F8 a0 w7 q會出現以下訊息7 i8 G. r$ u) `7 a
: p* T3 B( j6 t& o) P/ r
# -- Compiling module LD_feedback_0601
" F. L( Z4 M. o! ?" K9 L# ** Error: ld_feedback_0601.v(29): 'bias_set_t' already declared in this- ?- m7 N, O- Q: U+ y7 H: Q2 X
scope (LD_feedback_0601).
) l$ c) K% X& M- G# ** Error: ld_feedback_0601.v(1): Identifier must be declared with a port
9 g7 v& l! k' Fmode: bias_set_t.+ ]- S9 B5 m3 n+ `: u( k
# ** Error: C:/ispTOOLS7_0/modelsim/win32loem/vlog failed.2 V$ z! ^" X0 U! \* c$ z
1 k% w0 G0 o' Q; ^0 a$ s
他指的是我bias_set_t宣告上有問題
. z- _: L4 d! R/ a3 e$ N' O) r0 q4 M5 P( r" s7 ^: Z) o+ o
可是我以前這樣宣告都正常阿 ~"~3 P8 W# x' c4 t5 s( C, @8 [, W
8 z) }+ x2 _7 L" p" ~+ A0 g
" |* U# N/ q1 [1 `* ~
感謝解惑~
, X- n1 O7 ^; V5 }: N# C" x, e$ G. E# S# q4 R7 a u
...........orz
. J O6 ]* d+ ?0 d% `& R) N# z. ^/ [" \# M$ n2 {9 b& ^. s
=============<程式碼~~~黃色部分~~~!!!>==================9 X! e/ v4 k4 C- J. o; s' M) C6 o
module LD_feedback_0601(clk,rst,E1,E2,p,q,p1,q1,bias_set_t,show_a_t);
9 y8 P8 y3 q! R4 K. r* V3 I7 N( r
! e! k5 V3 _7 [- t) f. s9 i% z m* s) i* V( X" D9 K; ?
input clk,rst;1 W1 q! S# s" @
3 S" R9 M; ?6 {. D$ B2 B4 f6 linput[7:0] E1 ;
7 n$ u: } e' @+ X6 D+ Linput[7:0] E2 ;
* F3 W! c3 U+ s0 h5 X. h) Ninput[7:0] p ;
7 I4 n% X5 i; N% J; }input[7:0] q ;3 k+ J w0 \% J' i
input[7:0] p1 ;
3 L- Y2 x3 ^; r* ]input[7:0] q1 ;3 ~, m* x% p! W1 Z1 y1 ?
! f$ O* b- _2 i# ]
( f( \( N: n6 ~8 A+ jwire[15:0] k1;; W# u3 V: M& a R
wire[15:0] k2;
' M: K6 A! E! Swire[15:0] k3;- G( K5 c8 D0 b* z, l6 O1 b; z. M
wire[15:0] k4;' h" z- b" L( m. B
6 _% ~. W/ |/ a! n
4 U6 [& F% y4 X6 e! }
assign k1 = E1 *(q - q1);( y' l! i9 V- C N
assign k2 = E2 *(p - p1);
) Z8 E6 N, Y6 K- i9 {1 ` passign k3 = E2 * p1;
) h2 |9 C) ^ F* S3 l7 \assign k4 = E1 * q1; | q) O1 o/ K( |% y# X6 _6 |6 U
! Y" L7 x! l3 m2 x
//////////////////////////////////& r( l! X% P0 Z O
reg[7:0] bias_set = 8'd8;, `! D8 e1 G% O5 u" k6 \1 g
wire[7:0] bias_set_t;! ^# O: d! T. l$ N5 p; a1 O
output[7:0] bias_set_t;
- w% k3 J9 W5 }8 |' X
, k K( t, O* [0 v" o: X) ?assign bias_set_t = bias_set;9 I& C% q# q9 j
, b- H# M: A( l! t- ~& N, v5 Y# @- L, d9 c" i! F
reg[3:0] show_a;
0 F' v$ X3 \% Zoutput[3:0] show_a_t;( m' _1 @& |" r8 Z2 ^
wire[3:0] show_a_t;
$ ` v- v3 E: u7 h% f
( e6 C0 o8 S/ Q) Zassign show_a_t = show_a;/ J4 ]: v& O6 t3 D: W
//////////////////////////////////
5 e# z. t! D$ J/ W* F4 o' ^4 s# V$ [" Y6 u5 V% O
always@(k1 or k2 or k3 or k4)$ _ [" I6 o- [
/ q( ~2 v$ l3 {4 g& {
begin! [( L: a5 F& _, I
if(!rst)
2 l& q- p3 }7 c Z# t" U1 a begin
2 o; U6 m/ ?" W: [( D show_a = 0;: ~* b) g. H# p! h
bias_set = bias_set;
, z# [: i3 K& A; J+ R end
C0 L( k+ ]/ O8 ~ else if(k1 == k2)5 }7 M( ?. R# O; `7 |
begin
. a! i0 s2 T) r" N4 K1 y' H if(k3 == k4)
, k1 U6 e6 ` p2 k+ u show_a = 3;- a) e5 C- `4 N8 W
else if(k3 > k4 || k3 < k4)
: X' W" N C( @2 | M. `" e2 ?$ w begin
6 w1 Z! ^% r3 n a! c, p show_a = 0;
- o6 c+ a( T& i: M/ l bias_set = bias_set - 1;' O2 m9 t+ \4 W c
end" ?* }" x5 b( c
end |
|