請問一下FPGA要怎麼實現高倍的倍頻電路嗎???

tmwcndjjmj

不好意思~~想要請教一下各位前輩們~~
  [9 G% }0 X$ O  f7 _# G; x1 U我所使用的FPGA晶片是altera的Cyclone系列~~~
; l( S( H3 m" T' e我現在遇到了一個問題，就是我電路板的input clock是48Mhz，但是我想要讓FPGA可以輸出二個clock分別是32.2Mhz跟48.3Mhz~~
9 [  C2 v, O% J, V9 @我查過了Cyclone系列的PLL分頻跟倍頻ranges只有1到32而已，明顯不能達到我的要求(輸出没辨法為48.3Mhz)~~
% j' R9 l: L$ L) h* y. ]0 S所以我想要找看看有沒有什麼方法可以設計出一個高倍的倍頻電路~~不知道各位前輩們有沒有人有經驗??

tmwcndjjmj

原帖由 topplaza 於 2009-6-2 03:12 PM 發表
" N7 @. N! l% v5 y第一個PLL 做一個100 MHz的頻率出來
  `- j8 u% h9 [% m$ o第二個PLL的輸入就用 100 MHz 再去做你要的頻率就可以了

9 S6 x. I6 O3 A: W! ~* A我試過這樣去做
1 N& ~$ y) }* x7 v7 N* ^但是Cyclone系列的PLL輸入頻率只能使用外部輸入頻率
; P; v$ B9 ?2 ]* G0 L3 y而我電路的外部輸入頻率只有一個48MHz而已
所以沒辨法這樣做

5 ^$ o4 q; D  h8 @而且還有一點就是Cyclone系列的PLL本身的除頻跟倍頻都有限制
( `) @, W+ g7 B, ?! A, x$ v4 @只能做1到32的除頻跟倍頻
所以照您的說法下去做也行不通
. r' v; I" E0 b
# T# c( v% ^7 _" \不知道還有沒有那位前輩有其他的方法?? (跪求Q.Q)

tmwcndjjmj

其實原本是要求要做遞增的
6 V  w% F4 J( e& h輸出頻率由48MHz開始增加
一次增加0.3MHz直到63MHz為止
* o0 r# g! V  E' ^但是我現在連48.3MHz都做不出來
所以才會上來問問看有沒有人有什麼建意
3 \+ k0 w# j" ~! f( L+ ^9 ~$ `
+ }0 y6 ^# o( n) A. ?% Z' d# D[ 本帖最後由 tmwcndjjmj 於 2009-6-3 01:12 PM 編輯 ]

tmwcndjjmj

原帖由 topplaza 於 2009-6-3 05:16 PM 發表
- E: x! H4 D/ x1 R+ k" _' U2 R

. m. P: A6 x: F9 |1 z! y% G可是我試一下 Cyclone的PLL是可以做到啊!
, A* \* W' L3 }- wPLL的輸入port有專用的pin腳,在內部二個PLL相連是沒問題的
你是在合成時產生錯誤訊息的嗎?

! h! j- J+ z/ {- N
$ }- n6 Z) p1 l- l9 _# }+ C我也試過你的做法,是可以設定一個輸出48.33333MHz
% h- M  O$ ^6 Q% _8 [( q但是我compile到Fitter(Place & Route)的時候就會出現ERROR
2 o0 j* w9 j, n5 m所以我才會上來問問

tmwcndjjmj

問題決解了
) E) `/ g" s0 H謝謝各位的幫忙
& Y4 \$ P% C1 ~* K最好還是使用counter來計數
+ Q5 G" [) X& t4 Q/ L不使用改變頻率來控制了
然雖同步方面算了很久才達成
6 }3 j: ~# W5 l7 B9 z5 l8 f不過總算是完成了