Chip123 科技應用創新平台

 找回密碼
 申請會員

QQ登錄

只需一步,快速開始

Login

用FB帳號登入

搜索
1 2 3 4
查看: 9027|回復: 9
打印 上一主題 下一主題

[問題求助] 請問一下FPGA要怎麼實現高倍的倍頻電路嗎???

[複製鏈接]
跳轉到指定樓層
1#
發表於 2009-5-27 14:03:45 | 只看該作者 回帖獎勵 |倒序瀏覽 |閱讀模式
不好意思~~想要請教一下各位前輩們~~
6 |4 M. g; k9 p* O9 c# P# G+ ~: A我所使用的FPGA晶片是altera的Cyclone系列~~~0 D9 t; {3 o: k' j) i' y: p. {# v; y+ G
我現在遇到了一個問題,就是我電路板的input clock是48Mhz,但是我想要讓FPGA可以輸出二個clock分別是32.2Mhz跟48.3Mhz~~
$ _+ O4 h5 j7 ]) `3 Q; |我查過了Cyclone系列的PLL分頻跟倍頻ranges只有1到32而已,明顯不能達到我的要求(輸出没辨法為48.3Mhz)~~3 S$ M8 W5 j; r* _. `
所以我想要找看看有沒有什麼方法可以設計出一個高倍的倍頻電路~~不知道各位前輩們有沒有人有經驗??
分享到:  QQ好友和群QQ好友和群 QQ空間QQ空間 騰訊微博騰訊微博 騰訊朋友騰訊朋友
收藏收藏 分享分享 頂 踩 分享分享
2#
發表於 2009-6-2 15:12:54 | 只看該作者
第一個PLL 做一個100 MHz的頻率出來
: x2 [# |9 c4 J( P, d第二個PLL的輸入就用 100 MHz 再去做你要的頻率就可以了
3#
 樓主| 發表於 2009-6-2 15:37:35 | 只看該作者
原帖由 topplaza 於 2009-6-2 03:12 PM 發表
1 n& E! |9 L: }5 Y第一個PLL 做一個100 MHz的頻率出來
0 n1 X; k$ T: C* S0 y第二個PLL的輸入就用 100 MHz 再去做你要的頻率就可以了

! h3 I! b8 w: s" G
6 [% n3 A2 r$ w9 m* x我試過這樣去做
3 K6 B" i7 _! w但是Cyclone系列的PLL輸入頻率只能使用外部輸入頻率
# S0 {2 ^" M3 C5 k; p9 v1 M而我電路的外部輸入頻率只有一個48MHz而已
6 _2 K; I4 P  @( E  C& t& P  t) L所以沒辨法這樣做: m! o0 n  _: y. c

7 M8 r/ h: q2 j& F) ~而且還有一點就是Cyclone系列的PLL本身的除頻跟倍頻都有限制
& v" g0 R4 G6 J3 A只能做1到32的除頻跟倍頻
0 s: ^+ K) X! T) }, e7 X所以照您的說法下去做也行不通  \# h. ~& ^  h) n' T
) d+ G( z2 j5 |& Z; |# o
不知道還有沒有那位前輩有其他的方法?? (跪求Q.Q)
4#
發表於 2009-6-3 12:02:34 | 只看該作者
这方案怎么定下来的?
" K/ P- ^/ H" l很难想象哪里有这样的应用,输入48M输出48.3M8 I) m; F1 j0 u! _* q
要锁频吗
5#
 樓主| 發表於 2009-6-3 13:02:38 | 只看該作者
其實原本是要求要做遞增的7 H2 D! m  H1 L& P. H3 y2 k; [
輸出頻率由48MHz開始增加4 h$ S, b1 k- I2 I
一次增加0.3MHz直到63MHz為止2 x1 W6 p# x) ^, C. k" E; q
但是我現在連48.3MHz都做不出來) O% d/ Q: }' L( R+ b
所以才會上來問問看有沒有人有什麼建意1 o4 j2 P- @1 O% u

0 N0 Q! k$ X. @[ 本帖最後由 tmwcndjjmj 於 2009-6-3 01:12 PM 編輯 ]
6#
發表於 2009-6-3 17:16:27 | 只看該作者
原帖由 tmwcndjjmj 於 2009-6-2 03:37 PM 發表
' u1 r3 L$ N6 T4 c) B6 Z9 k' U( b
& |" [$ @/ _+ o! Q/ ~. K$ z/ R, Z7 S0 h
我試過這樣去做
; f6 Z) m9 N) J& g7 a) x, \, C. `  r但是Cyclone系列的PLL輸入頻率只能使用外部輸入頻率
8 n  f. _) H8 G9 d$ P而我電路的外部輸入頻率只有一個48MHz而已, u  K3 F2 Q" A' Y
所以沒辨法這樣做
4 p3 \( d0 s, p3 F4 h( ]
8 ^2 Y6 p( i- `7 {/ \" H& I而且還有一點就是Cyclone系列的PLL本身的除頻跟倍頻都有限制
$ ^" I- g% H! ?. [+ H1 l' l只能做1到32 ...
: S& m) H3 ~% T$ J% K

) }8 Y' l3 }5 c2 F+ h' Y" L可是我試一下 Cyclone的PLL是可以做到啊!
: A- b$ f0 v. Z3 DPLL的輸入port有專用的pin腳,在內部二個PLL相連是沒問題的0 G- M) ~$ ?" [9 Y
你是在合成時產生錯誤訊息的嗎?
7#
 樓主| 發表於 2009-6-4 09:50:32 | 只看該作者
原帖由 topplaza 於 2009-6-3 05:16 PM 發表 , ?+ Z3 m/ j" p. B9 R) u
6 g& J/ c6 Y0 j3 d

3 D( W* ^% N: G2 h3 s可是我試一下 Cyclone的PLL是可以做到啊!
. P# N. A0 l2 KPLL的輸入port有專用的pin腳,在內部二個PLL相連是沒問題的
! I0 s2 a) x' x( K你是在合成時產生錯誤訊息的嗎?
) F6 n# y" w& o
- N  D! @& _( z6 G
我也試過你的做法,是可以設定一個輸出48.33333MHz
/ W, J( a' r  J! z+ a2 H  v但是我compile到Fitter(Place & Route)的時候就會出現ERROR
# _( g8 k1 w5 {, {2 o所以我才會上來問問
8#
 樓主| 發表於 2009-7-3 14:34:39 | 只看該作者
問題決解了' B8 V' y3 }0 \$ Y3 r) C
謝謝各位的幫忙
8 c  J% `- e& C/ Q最好還是使用counter來計數4 I9 c8 [1 t! K: f) Q: r
不使用改變頻率來控制了9 k  k1 W1 d8 g! [7 H
然雖同步方面算了很久才達成
- H: t7 n- p. Q不過總算是完成了
9#
發表於 2011-12-29 17:59:36 | 只看該作者
回復 8# tmwcndjjmj 9 e! l3 H" n0 r. c( b, \2 D8 y

" `6 ^6 y) j& e- Y7 z; ]6 ~- x' L6 \4 j0 `' Q# v" y" P
土法煉鋼    ? 辛苦但直接.
您需要登錄後才可以回帖 登錄 | 申請會員

本版積分規則

首頁|手機版|Chip123 科技應用創新平台 |新契機國際商機整合股份有限公司

GMT+8, 2024-4-29 09:46 PM , Processed in 0.109007 second(s), 17 queries .

Powered by Discuz! X3.2

© 2001-2013 Comsenz Inc.

快速回復 返回頂部 返回列表