設為首頁收藏本站
開啟輔助訪問 切換到窄版

Chip123 科技應用創新平台

 找回密碼
 申請會員

QQ登錄

只需一步，快速開始

Login

用FB帳號登入

搜索
1 2 3 4
Chip123 科技應用創新平台»論壇 › Chip1 -- 基礎元件 › FPGA/CPLD/ASIC討論區 › 請問一下FPGA要怎麼實現高倍的倍頻電路嗎??? ...
返回列表 發新帖
查看: 9038|回復: 9
打印 上一主題 下一主題

[問題求助] 請問一下FPGA要怎麼實現高倍的倍頻電路嗎???

[複製鏈接]
跳轉到指定樓層
1#
發表於 2009-5-27 14:03:45 | 只看該作者 回帖獎勵 |倒序瀏覽 |閱讀模式
不好意思~~想要請教一下各位前輩們~~  ~  |$ m% |* H* n4 t/ A
我所使用的FPGA晶片是altera的Cyclone系列~~~" l& I% M5 o% [# y0 w+ P! i
我現在遇到了一個問題，就是我電路板的input clock是48Mhz，但是我想要讓FPGA可以輸出二個clock分別是32.2Mhz跟48.3Mhz~~$ X' U/ u9 Q, i8 W, B( [8 Q9 v
我查過了Cyclone系列的PLL分頻跟倍頻ranges只有1到32而已，明顯不能達到我的要求(輸出没辨法為48.3Mhz)~~
3 y  [$ T5 U0 v; K# ^% S: K0 e$ C所以我想要找看看有沒有什麼方法可以設計出一個高倍的倍頻電路~~不知道各位前輩們有沒有人有經驗??
分享到:  QQ好友和群QQ好友和群 QQ空間QQ空間 騰訊微博騰訊微博 騰訊朋友騰訊朋友
收藏收藏 分享分享 頂頂 踩踩 分享分享
回復

使用道具 舉報

2#
發表於 2009-6-2 15:12:54 | 只看該作者
第一個PLL 做一個100 MHz的頻率出來
+ r8 [& C/ W" G) d* j) h) x& V第二個PLL的輸入就用 100 MHz 再去做你要的頻率就可以了
回復 支持 反對

使用道具 舉報

3#
 樓主| 發表於 2009-6-2 15:37:35 | 只看該作者
原帖由 topplaza 於 2009-6-2 03:12 PM 發表 " t; {$ k: J# i; w9 P5 z
第一個PLL 做一個100 MHz的頻率出來4 ~' l" G0 e9 D
第二個PLL的輸入就用 100 MHz 再去做你要的頻率就可以了
2 t9 @- a9 f/ M9 Y  ~6 P

7 I9 _6 M3 D8 X+ |+ g我試過這樣去做& R' U" K/ F0 j  F
但是Cyclone系列的PLL輸入頻率只能使用外部輸入頻率7 O0 ?9 L6 e1 D8 h
而我電路的外部輸入頻率只有一個48MHz而已
% }: Q: K) T, y; o& K9 C' p所以沒辨法這樣做
2 ?( m( N* ~# [& o0 A, e( Q
1 U, C7 E8 P, F# z1 c而且還有一點就是Cyclone系列的PLL本身的除頻跟倍頻都有限制4 Y0 M$ P9 t' |) c. U( i+ a# d+ b
只能做1到32的除頻跟倍頻  ?" b5 s4 B1 |
所以照您的說法下去做也行不通
" J/ X- ^7 w) b- S0 \. V$ B2 x
+ o1 J8 M- \' h$ G: N不知道還有沒有那位前輩有其他的方法?? (跪求Q.Q)
回復 支持 反對

使用道具 舉報

darylz
4#
發表於 2009-6-3 12:02:34 | 只看該作者
这方案怎么定下来的？0 `. j) b( `0 H; k# T
很难想象哪里有这样的应用，输入48M输出48.3M
1 s9 r4 A& u* t5 r+ Q" h! s要锁频吗
回復 支持 反對

使用道具 舉報

5#
 樓主| 發表於 2009-6-3 13:02:38 | 只看該作者
其實原本是要求要做遞增的# E: t: g( n- P! a% C
輸出頻率由48MHz開始增加
& O+ r6 ]2 E5 [! p% \2 c一次增加0.3MHz直到63MHz為止4 X7 k8 B8 N9 {
但是我現在連48.3MHz都做不出來- y- `# j1 [$ c1 j% m5 L5 @! e
所以才會上來問問看有沒有人有什麼建意, g8 \! X0 Z: j% ?8 c
! o9 {# g( o! l1 T1 q
[ 本帖最後由 tmwcndjjmj 於 2009-6-3 01:12 PM 編輯 ]
回復 支持 反對

使用道具 舉報

6#
發表於 2009-6-3 17:16:27 | 只看該作者
原帖由 tmwcndjjmj 於 2009-6-2 03:37 PM 發表 % K5 T) }: T' q5 T4 K9 P6 I* Z

& _: W* Q. @7 [6 J4 |. u( e- u& f
( j  k$ h  _: g) ^0 {我試過這樣去做; K. Y- j" v1 l) f3 I
但是Cyclone系列的PLL輸入頻率只能使用外部輸入頻率
8 _" N' X6 [$ O7 e( q/ u! E0 u  z而我電路的外部輸入頻率只有一個48MHz而已2 d! C2 R8 K6 o1 b
所以沒辨法這樣做
% \1 y5 H6 }+ g
+ J3 s, a5 {# v  u而且還有一點就是Cyclone系列的PLL本身的除頻跟倍頻都有限制  t( |5 d+ M8 F2 @  ]; e
只能做1到32 ...
4 c1 j$ D, H* x  m

/ o3 T9 L0 N/ }; i' A8 {6 u可是我試一下 Cyclone的PLL是可以做到啊!7 v9 V! v, Z4 ?: E7 e' _& L1 X  r% J
PLL的輸入port有專用的pin腳,在內部二個PLL相連是沒問題的: {# W! e5 x2 K* n. Q) [. `1 P
你是在合成時產生錯誤訊息的嗎?
回復 支持 反對

使用道具 舉報

7#
 樓主| 發表於 2009-6-4 09:50:32 | 只看該作者
原帖由 topplaza 於 2009-6-3 05:16 PM 發表
$ N) t) v# [- h6 m3 \* N% L6 z& t! V& Q% h, f) v, r: \
% r; \& t, U2 y9 z5 s
可是我試一下 Cyclone的PLL是可以做到啊!! H: v9 `, m2 i# Z  w$ \- x
PLL的輸入port有專用的pin腳,在內部二個PLL相連是沒問題的- J* n& S' o" ]9 H5 H
你是在合成時產生錯誤訊息的嗎?

% `5 U" i3 n7 U1 q8 f
: ]  P5 O) [. |" g; r6 u/ N我也試過你的做法,是可以設定一個輸出48.33333MHz
1 {  y8 n- \7 G( l$ f但是我compile到Fitter(Place & Route)的時候就會出現ERROR
; d% y- P- a1 f+ M0 }0 h5 \所以我才會上來問問
回復 支持 反對

使用道具 舉報

8#
 樓主| 發表於 2009-7-3 14:34:39 | 只看該作者
問題決解了
3 A3 ~. p5 \1 ~  U% @4 c& W( I謝謝各位的幫忙
& v1 E* L% ^4 ?4 W( ^最好還是使用counter來計數- j, v; B4 u1 w, X; S6 @
不使用改變頻率來控制了
! \/ }5 F) M4 `- j9 ~8 I然雖同步方面算了很久才達成' f% y+ K' @7 h* K; ]
不過總算是完成了
回復 支持 反對

使用道具 舉報

thjan65
9#
發表於 2011-12-29 17:59:36 | 只看該作者
回復 8# tmwcndjjmj
8 R# p* g0 a$ l5 s5 q
, Q1 n1 }0 }) e7 J$ k" H9 s6 O" D) y2 Q9 X- g4 X5 `
土法煉鋼    ? 辛苦但直接.
回復 支持 反對

使用道具 舉報

返回列表 發新帖
高級模式
B Color Image Link Quote Code Smilies
您需要登錄後才可以回帖 登錄 | 申請會員

本版積分規則

首頁|手機版|Chip123 科技應用創新平台 |新契機國際商機整合股份有限公司

GMT+8, 2024-5-4 08:44 AM , Processed in 0.104006 second(s), 17 queries .

Powered by Discuz! X3.2

© 2001-2013 Comsenz Inc.

快速回復 返回頂部 返回列表