設為首頁收藏本站
開啟輔助訪問 切換到窄版

Chip123 科技應用創新平台

 找回密碼
 申請會員

QQ登錄

只需一步，快速開始

Login

用FB帳號登入

搜索
1 2 3 4
Chip123 科技應用創新平台»論壇 › Chip1 -- 基礎元件 › FPGA/CPLD/ASIC討論區 › 請問一下FPGA要怎麼實現高倍的倍頻電路嗎??? ...
返回列表 發新帖
查看: 9033|回復: 9
打印 上一主題 下一主題

[問題求助] 請問一下FPGA要怎麼實現高倍的倍頻電路嗎???

[複製鏈接]
跳轉到指定樓層
1#
發表於 2009-5-27 14:03:45 | 只看該作者 回帖獎勵 |倒序瀏覽 |閱讀模式
不好意思~~想要請教一下各位前輩們~~
8 e: n7 w# ~8 Z$ m% E( A, Y我所使用的FPGA晶片是altera的Cyclone系列~~~2 @( Q4 E7 I; w2 X  l2 S
我現在遇到了一個問題，就是我電路板的input clock是48Mhz，但是我想要讓FPGA可以輸出二個clock分別是32.2Mhz跟48.3Mhz~~
! g7 r) s* \9 D/ B% @! j9 S我查過了Cyclone系列的PLL分頻跟倍頻ranges只有1到32而已，明顯不能達到我的要求(輸出没辨法為48.3Mhz)~~* R  ^) H1 T8 x1 }$ ~+ x
所以我想要找看看有沒有什麼方法可以設計出一個高倍的倍頻電路~~不知道各位前輩們有沒有人有經驗??
分享到:  QQ好友和群QQ好友和群 QQ空間QQ空間 騰訊微博騰訊微博 騰訊朋友騰訊朋友
收藏收藏 分享分享 頂頂 踩踩 分享分享
回復

使用道具 舉報

2#
發表於 2009-6-2 15:12:54 | 只看該作者
第一個PLL 做一個100 MHz的頻率出來
& j: @5 U: N6 s5 }第二個PLL的輸入就用 100 MHz 再去做你要的頻率就可以了
回復 支持 反對

使用道具 舉報

3#
 樓主| 發表於 2009-6-2 15:37:35 | 只看該作者
原帖由 topplaza 於 2009-6-2 03:12 PM 發表
( _6 c& R6 J( F- a第一個PLL 做一個100 MHz的頻率出來
  n% g: \+ O& e) Q; U4 ^( v第二個PLL的輸入就用 100 MHz 再去做你要的頻率就可以了

: O% A; c: K. I1 {. g
# H( E5 Q. _! V; Z我試過這樣去做
2 J/ z: @( H; p( I" [) b, }7 t- n但是Cyclone系列的PLL輸入頻率只能使用外部輸入頻率/ g3 }7 q: k, [1 _3 e( O
而我電路的外部輸入頻率只有一個48MHz而已
* M9 p+ D. K" c2 t6 v4 h. H! ~, Q0 P所以沒辨法這樣做# U3 N5 |$ H  X1 D9 m3 ?% ]

; [3 R1 ~$ S# w: ~1 j2 d而且還有一點就是Cyclone系列的PLL本身的除頻跟倍頻都有限制+ E/ s* w# W' A5 I) W; t" O7 D+ L+ j
只能做1到32的除頻跟倍頻
% u8 R' k, j% U3 ^* _所以照您的說法下去做也行不通6 u( m* O( q& Q9 w" v5 z; K
  t4 f" N' ~" D
不知道還有沒有那位前輩有其他的方法?? (跪求Q.Q)
回復 支持 反對

使用道具 舉報

darylz
4#
發表於 2009-6-3 12:02:34 | 只看該作者
这方案怎么定下来的？
, d* ]$ ?% x8 L. p1 Y% l. Q很难想象哪里有这样的应用，输入48M输出48.3M  n- j( K+ f3 e5 g6 E0 t
要锁频吗
回復 支持 反對

使用道具 舉報

5#
 樓主| 發表於 2009-6-3 13:02:38 | 只看該作者
其實原本是要求要做遞增的
6 G- y/ z; h  r輸出頻率由48MHz開始增加5 D+ j% M# y% S. D
一次增加0.3MHz直到63MHz為止9 \3 n+ ?& `/ r/ i; O6 T# t
但是我現在連48.3MHz都做不出來) _; R6 F! M, ?( [9 J  c5 V. V
所以才會上來問問看有沒有人有什麼建意
+ I0 j, v7 p0 i# N$ q
* i3 u/ c' ]% i% r. a[ 本帖最後由 tmwcndjjmj 於 2009-6-3 01:12 PM 編輯 ]
回復 支持 反對

使用道具 舉報

6#
發表於 2009-6-3 17:16:27 | 只看該作者
原帖由 tmwcndjjmj 於 2009-6-2 03:37 PM 發表   g# x$ }' A) X2 Q! u( W. X
- w% d+ A. }# l( q' C
+ s1 w7 D5 ~! S3 h) q; l3 C0 v
我試過這樣去做) V, U% |4 `8 p3 D
但是Cyclone系列的PLL輸入頻率只能使用外部輸入頻率: @" w6 O6 P# a" b* g  I
而我電路的外部輸入頻率只有一個48MHz而已
5 _3 d  M) }- ^  P* V( p0 @7 H, B# C所以沒辨法這樣做
5 `7 t3 r  \! D. D# s/ p7 I# |2 I4 V0 Y6 B( o* f
而且還有一點就是Cyclone系列的PLL本身的除頻跟倍頻都有限制
, U+ X* }: p' _1 B  _只能做1到32 ...

( Y4 C( ?4 b6 s! r# G9 i" r2 w% j) }0 I
可是我試一下 Cyclone的PLL是可以做到啊!% K# x5 O# ]* f3 J! I
PLL的輸入port有專用的pin腳,在內部二個PLL相連是沒問題的
6 B- g" I4 Z* [( c8 y, g, K) }你是在合成時產生錯誤訊息的嗎?
回復 支持 反對

使用道具 舉報

7#
 樓主| 發表於 2009-6-4 09:50:32 | 只看該作者
原帖由 topplaza 於 2009-6-3 05:16 PM 發表 8 k3 r# e3 W$ q9 f
" [8 T0 I- P( x
4 ?- P" l# v/ U1 Y
可是我試一下 Cyclone的PLL是可以做到啊!
" A/ {0 d( v# t0 M5 w, h$ [3 ?PLL的輸入port有專用的pin腳,在內部二個PLL相連是沒問題的5 q. `+ {$ w% h( W% [
你是在合成時產生錯誤訊息的嗎?

* H. H6 ~5 }4 G0 e% i. {* |' m2 q: f) v
我也試過你的做法,是可以設定一個輸出48.33333MHz
$ K8 u6 b, g4 f- s但是我compile到Fitter(Place & Route)的時候就會出現ERROR( d! a& g5 w4 p# j% e* x; a, \
所以我才會上來問問
回復 支持 反對

使用道具 舉報

8#
 樓主| 發表於 2009-7-3 14:34:39 | 只看該作者
問題決解了3 Q' T8 B) a. H8 B  B$ D
謝謝各位的幫忙4 ^; O0 h% h) J/ n( e8 X1 N
最好還是使用counter來計數
& |: g% O' }9 E2 n: m5 J7 u不使用改變頻率來控制了) r/ J) `( @, i
然雖同步方面算了很久才達成
" v1 K" g6 |8 J* H) I6 l8 D/ u0 ?不過總算是完成了
回復 支持 反對

使用道具 舉報

thjan65
9#
發表於 2011-12-29 17:59:36 | 只看該作者
回復 8# tmwcndjjmj
* \: j0 Q: d# @! `; Q5 ~: \, j2 z. p8 C$ b* ]$ Z5 R; {

5 E% y$ `5 }* Q土法煉鋼    ? 辛苦但直接.
回復 支持 反對

使用道具 舉報

返回列表 發新帖
高級模式
B Color Image Link Quote Code Smilies
您需要登錄後才可以回帖 登錄 | 申請會員

本版積分規則

首頁|手機版|Chip123 科技應用創新平台 |新契機國際商機整合股份有限公司

GMT+8, 2024-5-2 06:01 PM , Processed in 0.114006 second(s), 17 queries .

Powered by Discuz! X3.2

© 2001-2013 Comsenz Inc.

快速回復 返回頂部 返回列表