Fold cascode OPA設計問題

jerryyao

各位好：
' H* G- E  y: E  M  我想從數位領域轉往類比領域，所以我練習了這一個fold cascode OPA(圖一)，我有看過
6 z. N0 z- A3 K( [此網站的有關fold cascode OPA的討論，聽從建議我先設計bias電路（圖二），有了bias
電路後，我想因為此bias電路也是cascode架構，所以OPA電路的cascode架構中的mos w/l比
3 ~. W  \& i: A( k) Q應該要跟cascode架構的mos w/l比相同，如此偏壓才會使所有的mos都在飽和區，請問我的想
& D. j" n& ~% y, l5 _9 _法是對的嗎？
% h0 V  B: L5 ~! x0 P  a" [還是bias電路負責產生電壓，OPA中cascode架構的mos w/l可以另外設定，只要bias電路
產生的電壓能使OPA中的cascode中mos都在飽和區就好？
6 M. L7 f; o) _  L9 l
# p; ]; n0 o2 o9 r+ l  O此外從佈局觀點來說，bias和OPA的cascode中對應的MOS是否要一起做同中心(common-centroid)佈局？
(對應例子：OPA的P0,p2對應bias的p0,p3)
/ S0 V/ z5 s% M6 d: N還bias的p0,p3做同中心佈局，而OPA的P0,p2另外做同中心佈局?
) Y% k9 j9 o6 Y9 N9 R% A謝謝

[ 本帖最後由 jerryyao 於 2009-5-22 11:26 AM 編輯 ]

jerryyao

For  seanyang1337,
) Y3 ?9 l" g) c8 R# v* y) S6 [謝謝。
7 U4 i( u; z7 \% E+ YSTART-UP 電路我會加，因目前我的重心的OPA本體，等到完成後再加。
) C, f4 T5 Z8 L9 V+ d9 j. }其他的部份確實有問題，我會修改。

不過電路是不是錯了，OPA cascode電路的current mirror是不是要在PMOS那邊，而不是在NMOS那邊?
我有比較我手中的類比IC設計的書，allen和zaravi的書都是在PMOS端，只有
baker的CMOS curcuit design,layout and simulation是在NMOS端，是baker錯了，還是都可以？
謝謝

jerryyao

關於current mirror是在PMOS還是在NMOS處有人回答我是沒錯啦，只是大家比較習慣在PMOS處。我跑了模擬好像都可以，只是不明白為何current mirror在PMOS處的CMRR是負的，如圖一，如果current mirror在NMOS處的CMRR是正的，如圖一上下相反的波形。

此外我將此OPA接成反向大器，圖二，其中:
rf : 10K
rs : 10k
( N3 M. }! V- m9 t  qvin : sin(1.65v 1.65 50k)
vp : 1.65
2 N1 i; R4 ~7 k  P1 H# }模擬結果如圖三，請問為何vin在1.65v附近時vout會出現怪波形？
PS : OPA的尾電流為20uA，而OPA cascode的電流都為10uA
  新電路如圖四
; R$ E! T& G" g' ^) p+ ]謝謝
) _* r8 e. z, T* S/ Z
) c- H: }( i, _- z5 a- L- ]& ~" l[ 本帖最後由 jerryyao 於 2009-5-25 10:39 AM 編輯 ]

jerryyao

原帖由 li202 於 2009-6-5 08:34 PM 發表
反向放大的Vin與Vout相位也不對~~~~
* M$ v! r. c' }5 N& m! P( G! ~& h
你的偏壓電流不足以提供電阻的電流
! o6 S; A5 o1 K7 q% W  W& h  I) ~1.65v/10k=165uA>>10uA
只有在交越點時，電阻電流夠小，才正確顯示輸出與輸入波形關係

不知道你的CMRR是怎麼取出來的
1 _* b6 M% a' E5 w1 U1 I0 `" _2 |& r可以將BIAS的電 ...

% ]2 ~5 G' M) |7 C- n) ~
終於有人回了，謝謝我知到了，我會試一下，下面是我的spice deck for CMRR:
8 o- i5 n, W# Y1 m3 D1 M5 m0 p.param vdd_p=3.3
$ m1 X$ w8 i7 G4 d- k: I6 O* n: lvdd avdd 0 vdd_p
) S6 [, A" K/ ]vss avss  0 0
" O8 i, I: H( ?: r- tVM VM VP dc 0v
VP VP avss dc 1.65v ac 1v
* instance of top module                                                      *
( E0 P% ~: b' b4 ~  U
x1 OUT VM VP OPA

" Q7 P; s7 o9 j( b+ e4 ?; @; y0 a7 G* Sweep & Analysis                                                      *
4 `+ f" |9 S+ j4 @9 t3 M.op
.ac dec 100 10 1000meg
9 n3 u1 n% Z& I/ C4 \.probe ac cmrr=vdb(OUT)
相同的碼跑出一個整一個負得cmrr，我後來有用allen的方法（圖一）跑出來的CMRR還是負的，請問CMRR是負的對嗎？