|
想請教各位前輩
# R2 f+ k9 M5 D1 l% G; i在 DAC 之中 Glitch Energy 這個效能參數的意義5 L) A+ a, k8 Y1 D. Z7 b
每個人的 DAC 電路中基本上都會有 de-glitch latch 的 subckt
8 ~# O) T! I; I) P7 {/ |* Q例如說 switch 的交點 要上交叉(for NMOS) or 下交叉 (for PMOS)
3 ~' j7 D+ P6 c% z# W此目的都是為了 避免 glitch 的影響3 ^1 Y b; N4 @
但,若就非高速操作的情形之下
- d4 u+ K. h; M6 S- C* F在sample data 的時間內,若可達到穩定值 or 小於 0.5lsb
$ T: i M2 q1 s# a2 G* C1 d( k5 \0 C那 glitch 的大小是否就可以不去考慮了?0 l; |& s9 U; t
是否只要以 settling time 為依歸即可, glitch energy 參考就好了
/ H9 @* g8 c- J% D' Y5 m/ `( D+ I" X2 L/ R
此外, glitch energy 的計算方法是在 error band 上下的面積互消
6 N M) y& v" i- r如此加減,有可能得到一個小的 glitch energy
5 X+ @" z R8 @/ R# h1 S4 q但是輸出訊號仍極不穩定
0 ?. }! } Z, Q! y9 X: {3 f$ O那這樣的定義又是為何?
% ~! b1 z p0 j! k! `5 T( j$ u2 W- Z
+ V3 e/ o% A$ n* I5 |% [; y9 u& S看到有人說 glitch的大小會影響到 SFDR
- _7 }7 l2 v4 H) \0 }; V我認為一樣是和 settling time 有關
9 z: b- T- S+ I4 N在穩態時間內,若無法達到穩定值
7 i+ D) z; i- i0 D那麼就會變成頻域上的 harmonic tone
4 m* b3 j8 U0 }+ r0 O是否是如此解釋呢?
0 k2 o0 i. {2 [0 b( _6 I. e8 e$ l" G$ u P) W ]/ B
由於書上看到的解釋不甚了解7 w! n6 Q) o6 k6 L
所以請各位前輩指點,謝謝! |
|