Chip123 科技應用創新平台

 找回密碼
 申請會員

QQ登錄

只需一步,快速開始

Login

用FB帳號登入

搜索
1 2 3 4
查看: 4238|回復: 3
打印 上一主題 下一主題

[問題求助] 請教FPGA差動輸出的問題

[複製鏈接]
跳轉到指定樓層
1#
發表於 2009-4-28 19:53:30 | 只看該作者 回帖獎勵 |倒序瀏覽 |閱讀模式
大家好
) b1 i. V" k4 I! u# e7 W: ~" X$ G; T4 {+ h# N& i
想請問一下; l! ]) J/ @! u1 u

7 R0 s3 B9 Y% |現在我的FPGA外接4組driver IC
4 Y- {8 d9 }# l7 G0 Z$ F- y3 H  l% o# z/ Y3 @
此IC為differential type的輸入
- L  Y# ]/ H9 A' D
: h' h  C' c1 K; i& |( U; E2 ?3 q+ s9 Y% D
我現在每一筆控制data為4bits (期望能操作在500MHz以上)
( n9 @2 y! A: }( V% [4 F1 ~' n! T5 t+ i8 T& Z
每一個bit分別同步控制一組driver IC+ I' N4 i/ l! T  b& O( k& I
5 G! o. l4 e( ^7 D) E, c

8 \* R$ }$ S) O, {5 s我想請問一下/ R, Z) ~6 |5 o) n' C2 m

5 G, L: H  }5 ]/ e7 B5 X% z4 f我想把每一個bit在送到driver IC之前
) n7 k, u0 ]: i8 p+ p# p) U2 ]6 E/ p# F) R
先轉成differential mode
; D" B1 ]" b9 X+ H% {2 q5 `1 Q; D" L! o+ b( K
* J  v- C& M4 G$ H0 I; E) ?4 C4 U
我現在的想法是
3 n) ~' z  P: L; Y; ?
& v4 D+ w  N& u$ t% F- Y寫個differential mode 的module
3 c8 h+ k6 v' n3 ]. }: h. f' K  F) M' K4 K; k- L  [# ^6 X5 i
此module很簡單* r5 ~) L7 T3 f3 V

( T* J0 {1 v$ w% W1 g為單一輸入/ o  S) D7 }/ x& K0 h( @) E

+ t) A8 F- w+ D經過一個buffer 與 一個反向器$ X: b" b" ^) m' M
" [. B- D5 ?1 w/ r5 ?$ S0 |! u
的雙輸出
  j) G9 Q2 z. `. u. ]& p! n$ \4 r9 s! a  B
( B& @: `: g' C; y% N

: l- y4 t4 j; c+ V: ~" i* v4 a$ W9 W. w( d) K) k  g+ K0 m4 [% ?
感謝
分享到:  QQ好友和群QQ好友和群 QQ空間QQ空間 騰訊微博騰訊微博 騰訊朋友騰訊朋友
收藏收藏 分享分享 頂 踩 分享分享
2#
發表於 2009-4-28 22:31:27 | 只看該作者
請使用DDR的IOB並把IO type設定成LVDS即可! s% }; L+ t7 n4 c& E, x- ~
不需要特別去設計一個module
3#
發表於 2009-5-6 18:41:20 | 只看該作者
直接使用的話,skew 的問題要特別考慮
. r% P6 w" `8 f另,一般 fpga,有現成的 differential io 可以用
/ H3 f. w8 M$ J不過如果是 500 MHZ 的話,可能要挑一下了 ???
4#
發表於 2009-8-17 10:52:50 | 只看該作者
千萬不能這樣用& T) K9 r& T3 q
在高蘋上面你必須考慮兩個部份2 R) y* ?0 t! T1 P
外部PCB必須等長+ y' e" s* d9 b
內部在LVDS buffer 之前的routing 4 C$ @5 k' n- M4 I4 T8 |& D
不然你會q到死
您需要登錄後才可以回帖 登錄 | 申請會員

本版積分規則

首頁|手機版|Chip123 科技應用創新平台 |新契機國際商機整合股份有限公司

GMT+8, 2024-5-7 05:15 AM , Processed in 0.102005 second(s), 17 queries .

Powered by Discuz! X3.2

© 2001-2013 Comsenz Inc.

快速回復 返回頂部 返回列表