請教FPGA差動輸出的問題

kokonut

大家好
" d. D0 N- p& w' H3 w
- l. P! Z: O& ~6 s! @想請問一下
* c! Y5 L0 D1 f$ `
現在我的FPGA外接4組driver IC
$ F5 F7 G# g$ w; x8 L
此IC為differential type的輸入


我現在每一筆控制data為4bits (期望能操作在500MHz以上)
& ], Q. b- r& ~1 C7 L8 m
5 e8 p/ @" ~  m4 F3 q8 p每一個bit分別同步控制一組driver IC
6 u" K" M/ ^, r5 Z/ o

我想請問一下
( D0 a% d5 K: b
我想把每一個bit在送到driver IC之前

8 U, {$ r0 L7 e先轉成differential mode

2 n2 g- X& P; M! l3 Q) [( z7 \" R
- }, x8 a) Y/ c) i- a/ ~* P我現在的想法是

; l! K& v5 u- T6 n  c- n寫個differential mode 的module
, r; i% J8 ]1 M& W. C
此module很簡單

$ H! O  M9 S! j5 p: r$ U為單一輸入
6 e' m3 z& _5 r/ Q1 p/ W
經過一個buffer 與 一個反向器
( ~- @: P$ j- _+ I7 C! x5 ]
的雙輸出
4 W+ m6 R& ]  ~: F% L/ `2 v

+ o6 S: h8 @, v- r
* J* h/ m3 S$ X% I$ f! f
感謝

tommywgt

請使用DDR的IOB並把IO type設定成LVDS即可
不需要特別去設計一個module

videochip

直接使用的話，skew 的問題要特別考慮
$ e  r' w. E$ t另，一般 fpga，有現成的 differential io 可以用
不過如果是 500 MHZ 的話，可能要挑一下了 ???

fjuphilip

千萬不能這樣用
+ Z9 ^) k8 d& Y( Y在高蘋上面你必須考慮兩個部份
外部PCB必須等長
內部在LVDS buffer 之前的routing
1 h- e" F+ M+ Z. r9 C- G不然你會q到死