請教FPGA差動輸出的問題

kokonut

大家好

想請問一下

  Z% i$ }. V; P$ g) Z2 J現在我的FPGA外接4組driver IC
% k2 X' h( v! i4 q2 [
此IC為differential type的輸入

% Z4 C  g" c7 ^, n
我現在每一筆控制data為4bits (期望能操作在500MHz以上)
8 e; l6 A: A  }, e7 ?
  y/ C$ V6 M4 T. {& L每一個bit分別同步控制一組driver IC


& K- a6 A. d/ q; [! q( a我想請問一下

9 ~7 Z% E; a4 s; v- D( c% G! p我想把每一個bit在送到driver IC之前

先轉成differential mode
: F3 ^( c" r4 m2 h, h; _! J

' v. S# G4 N  H% I% ^1 p" s8 x& j我現在的想法是
9 J& X( t! Y$ Y3 z3 v7 i
: H+ _/ J3 o7 m! \寫個differential mode 的module
, A! S7 C/ h" \6 ^0 \; J6 Z
! |: H3 P% e5 Z/ ?3 a0 C+ S! N此module很簡單
+ s% l1 p" [$ E) Y
為單一輸入

經過一個buffer 與 一個反向器
9 ^# B" V( A$ d' E% Y
的雙輸出

# |" b  n1 T' r$ K
; t2 z# C) m& O

+ m1 e( r. J, ]4 _' D感謝

fjuphilip

千萬不能這樣用
在高蘋上面你必須考慮兩個部份
/ \# {" ?, j  Q' }. h  v外部PCB必須等長
. u. @  C, _7 `- k: s2 S內部在LVDS buffer 之前的routing
$ q  r. z' E- J+ ~. u' \! X不然你會q到死

videochip

直接使用的話，skew 的問題要特別考慮
& h5 \) j6 c( O" o* r' |2 }另，一般 fpga，有現成的 differential io 可以用
不過如果是 500 MHZ 的話，可能要挑一下了 ???

tommywgt

請使用DDR的IOB並把IO type設定成LVDS即可
  N2 t  @* F8 g- g不需要特別去設計一個module