設為首頁收藏本站
開啟輔助訪問 切換到窄版

Chip123 科技應用創新平台

 找回密碼
 申請會員

QQ登錄

只需一步，快速開始

Login

用FB帳號登入

搜索
1 2 3 4
Chip123 科技應用創新平台»論壇 › Chip1 -- 基礎元件 › Analog/RFIC討論區 › 请问这类型的bandgap需要加sta ...
返回列表 發新帖
查看: 9015|回復: 18
打印 上一主題 下一主題

[問題求助] 请问这类型的bandgap需要加start up 电路吗

  [複製鏈接]
跳轉到指定樓層
1#
發表於 2009-3-31 10:08:30 | 只看該作者 回帖獎勵 |倒序瀏覽 |閱讀模式

本帖子中包含更多資源

您需要 登錄 才可以下載或查看，沒有帳號？申請會員

x
分享到:  QQ好友和群QQ好友和群 QQ空間QQ空間 騰訊微博騰訊微博 騰訊朋友騰訊朋友
收藏收藏 分享分享 頂頂3 踩踩 分享分享
回復

使用道具 舉報

2#
 樓主| 發表於 2009-3-31 10:15:21 | 只看該作者
OP的bias是通过自偏置电流源得来的，不需依靠bandgap支路。我现在比较疑惑的是，如果这个bg电路存在0电流解，那么对于OP而言，应该是VIP=VIN=0,VOUT=VDD, 但是对于这个OP而言，似乎不会出现这种情形。所以，请教各位大大，这个bg电路究竟需不需要start up 电路呢？, `0 c( q$ f) p. V& {
另外，我有加过比较慢的ramp  VDD电压来仿真，发现有没有start up电路，VBG都上升得一样快，最终都能达到所要的解。
: B4 C2 F# M  u0 d% Q
% W6 e3 |: e1 j  p0 H. }[ 本帖最後由 janet_jiang 於 2009-3-31 10:51 AM 編輯 ]
回復 支持 反對

使用道具 舉報

renzhq
3#
發表於 2009-4-1 11:12:00 | 只看該作者
當然需要了，你說的狀態有可能出現的，因為運放已經不在工作了，輸出的電壓是浮空的，跟輸入的電壓沒有關系的
回復 支持 反對

使用道具 舉報

4#
 樓主| 發表於 2009-4-1 11:19:12 | 只看該作者
谢谢renzhq, G$ V' t5 e' D9 H
可是我的运放是PMOS输入，input为0时还是能够工作的。并且按照我的设计，输入端为零时，输出的电压在VDD/2左右。
回復 支持 反對

使用道具 舉報

sms
5#
發表於 2009-4-1 23:11:29 | 只看該作者
勸你還是老實一點加上start up電路，你要嘛加在bandgap電路，要嘛加在Bias電路上
: a. V% w) c5 K) \5 y/ R4 l沒有start up電路，IC做出來你很難保證VBIAS_P可以進入正常工作電壓- C* ]' Y7 N+ ~9 I) h5 C! _" D
3 p8 n- I/ J& B: T  @4 L" D- c
最棒的是，模擬還不見得看得出來
回復 支持 反對

使用道具 舉報

6#
發表於 2009-4-2 12:25:05 | 只看該作者
有第二态出现，要加的！
回復 支持 反對

使用道具 舉報

renzhq
7#
發表於 2009-4-2 20:22:59 | 只看該作者
原帖由 janet_jiang 於 2009-4-1 11:19 AM 發表
9 I0 X* ~9 M1 k1 [; @* n谢谢renzhq
, z% S7 h4 x* C; [& V0 h5 y' N可是我的运放是PMOS输入，input为0时还是能够工作的。并且按照我的设计，输入端为零时，输出的电压 ...
, O7 k( ]: ]) T8 |8 p8 I
你只是考慮運放的輸入了，運放的偏置如果沒有工作呢？運放還是不工作的，你可以在仿真的時候設置一下初始電壓，會有奇異點的
回復 支持 反對

使用道具 舉報

8#
 樓主| 發表於 2009-4-3 16:29:47 | 只看該作者
呵呵,谢谢各位的耐心解答
# z0 q& ?1 j: L3 J  ?还有一个问题,有没有办法在仿真的时候模拟出零电流状态,如果可以,各位是怎么设置的呢?
回復 支持 反對

使用道具 舉報

donlion
9#
發表於 2009-4-3 22:54:55 | 只看該作者
你这个电路我有simu过，可以看到不加startup电路会有两个兼并点出现，你可以尝试断开op输出与pmos的gate的连接，在pmos的gate上加dc源，作dc扫描，观测op的输出与dc扫描的交点，就是电路可能出现的解。可以清楚的看到兼并点的出现。
回復 支持 反對

使用道具 舉報

renzhq
10#
發表於 2009-4-4 01:17:43 | 只看該作者
原帖由 donlion 於 2009-4-3 10:54 PM 發表 2 A  h4 T* B; \4 m2 T3 r/ e
你这个电路我有simu过，可以看到不加startup电路会有两个兼并点出现，你可以尝试断开op输出与pmos的gate的连接， ...
& P& Y; s2 d; d+ u& ~
这是一个好办法，又学了一招
回復 支持 反對

使用道具 舉報

cc2052
11#
發表於 2009-4-15 13:14:25 | 只看該作者
1. Bandgap core 應該是不需要加上 start up 電路  只要是 negative feedback5 m' }* G: b( ]
    Razavi 的書有寫, 要確定回路是 negative feedback.
# p, Z: A2 V5 b# R- D2 O  o. ~; m5 i% T: w9 f; `
2. 但是一般 current mirror 組成的 constant-gm biasing, (上面是PMOS current mirror, 下面是 NMOS current mirror), 這是正回授, 會有二個解  所以你需要 start up 電路 到有電流的解.
& [9 ]; b0 _; f
2 ?' k( l! t9 B/ {4 \$ y麻煩各位指教
回復 支持 反對

使用道具 舉報

12#
發表於 2009-4-20 10:34:45 | 只看該作者

m

需要 start up 電路 到有電流的解

評分

參與人數 1Chipcoin -4 收起 理由
sjhor -4 Copy reply! YOUR repley?

查看全部評分

回復 支持 反對

使用道具 舉報

lynker
13#
發表於 2009-5-8 15:06:23 | 只看該作者
我记得某本书上说过
$ M. X$ a9 {% p: U. k- G3 \* i当OP的输入产生了负的offset的时候
! z1 j. q+ m3 T/ F- S$ f上电时bg会有零电流的可能% A! n5 u% a  v; O
于是在OP的某个输入端上加start-up电路
: q' q+ x. p9 E. h" I# H, i上电瞬间让OP给bg产生一个开启电流
  L) s3 Z5 I8 E4 \1 ~: J( O# Y0 q
回復 支持 反對

使用道具 舉報

14#
發表於 2009-5-11 10:58:51 | 只看該作者
當然需要,很多时候初始的状态都是有可能存在很诡异的简并点yizhi令电路死掉
回復 支持 反對

使用道具 舉報

15#
發表於 2009-5-13 21:51:25 | 只看該作者
It depend on the belows :
4 p. z: b) \0 {5 W6 `  if vp=vn=0 , the op output is high , then a startup must be included
回復 支持 反對

使用道具 舉報

stanleyy
16#
發表於 2009-5-15 09:56:08 | 只看該作者
當然需要了，你說的狀態有可能出現的，因為運放已經不在工作了，輸出的電壓是浮空的，跟輸入的電壓沒有關系的
回復 支持 反對

使用道具 舉報

17#
發表於 2009-5-15 13:24:04 | 只看該作者

回復 9# 的帖子

这个方法不错，学习到了，太有帮助了,不断学习中.........~~~~
回復 支持 反對

使用道具 舉報

ziv0819
18#
發表於 2012-4-10 14:05:36 | 只看該作者
dc掃瞄！都忘了有這個東西了！' U6 x' C. w. W# x. Q- K/ ~
感謝大大的提醒！
. J/ k* i% @) c7 a  L+ G" i現在也在做這方面的東西！
( e& c( U+ m: r* o5 r來吸收一些知識！
回復 支持 反對

使用道具 舉報

19#
發表於 2012-4-13 19:41:43 | 只看該作者
应该加，仿真和实际是不一样的……
回復 支持 反對

使用道具 舉報

返回列表 發新帖
高級模式
B Color Image Link Quote Code Smilies
您需要登錄後才可以回帖 登錄 | 申請會員

本版積分規則

首頁|手機版|Chip123 科技應用創新平台 |新契機國際商機整合股份有限公司

GMT+8, 2024-5-6 07:06 AM , Processed in 0.124007 second(s), 23 queries .

Powered by Discuz! X3.2

© 2001-2013 Comsenz Inc.

快速回復 返回頂部 返回列表