CPLD因移除LED控制造成code動作異常

vatic

Dear all
1 d: f8 ~- t7 n9 p7 ~# n$ M小弟最近用VHDL在power pc平台上第一次設計一顆CPLD去控制整塊板子，
裡面包含的功能有power/reset/LED control, hardware watchdog,
slide switch/push button detect, CPLD to CPU interrupt event,
CPU read/write CPLD register這些功能，
* E( f; @  A& u! P8 t. k: C4 q在開發時，為了能夠快速的看一些裡面定義signal的狀態，
就在外面接了7顆chip type LED做debug用，
$ f7 s2 |  Y  ^4 S! j9 x1 o+ r% x而這7顆LED是拿來看slide switch/push button以及interrupt狀態，
而slide switch/push button只要有動作都會發interrupt給CPU，
這些功能都一一完成並且「各別」驗證後，才全部組合在同一個.vhd檔，
而slide switch/push button的interrupt event "AND"起來後，
再指到CPLD nINT pin，如 nINT <= nSLIDE_INT and nPUSH_INT;
只要這兩個功能的process同時compile，nINT在high or low level，
有機會發生抖動，或是有時會發生無法將nSLIDE_INT or nPUSH_INT拉high或low，
但各別把各自的process mark起來不compile就會正常，
在修改code以後，已經有解決這問題或應該算是改善吧，
因為更重要的問題來了，我把debug LED拿掉，
這兩個要發給CPU的interrupt功能就出問題，
  Z/ D/ M9 X  a% t只要把debug LED的東西留在code裡面，就正常了，
不知道板上個各位前輩有遇過這樣的問題嗎？

% |  p" Q- V+ K. h; sexample:
......
9 M1 W+ G9 R. j5 H. [port(
nINT : std_logig;
" L3 P9 y! l/ n- e9 y) dLED_S : std_logic;
LED_P : std_logic
);
......
' l9 j$ c& I4 o0 [! a0 L- s* }signal nSLIDE_INT, nPUSH_INT, LED_INT, LED_SLIDE, LED_PUSH : std_logic;
" j$ t3 `+ k9 k  F% y- N4 u......
begin
nINT <= nSLIDE_INT and nPUSH_INT;
LED_INT <= LED_SLIDE and LED_PUSH;
# v% b0 R; z- r) L, a2 q4 zLED_SLIDE <= nSLIDE_INT;
+ W" i, j0 s3 m8 X* x, x. u3 ULED_PUSH <= nPUSH_INT;
......
(包含的process如下)
0 o; k9 w4 z. r/ ]( B# V) ^power control process
reset control process
watchdog process
% q! F7 f; ~$ `  x) @read process
. _3 K2 a3 N6 x7 hwrite process
slide switch detect and de-bouncing process
push button detect process
: V, N. [6 P. h2 C* |$ e7 tslide switch interrupt event process
0 n( s( G8 y6 e5 h; tpush button interrupt event process
......

. O+ W. n5 u$ G$ `8 w) P$ R現在的code上面的寫法已經正常，
但是只要把這三行都mark起來，
" {5 ]% m6 U! _! aLED_INT <= LED_SLIDE and LED_PUSH;
$ n- o$ X9 v- }LED_SLIDE <= nSLIDE_INT;
( N. y& ^$ z8 }/ w" M- O4 I( qLED_PUSH <= nPUSH_INT;
/ f# X( _% S! f" ~整個code動作就不正常了！
+ p# }1 V+ e1 F0 ?3 q7 `我是用Altera EPM570 -5ns那顆來做，
. k4 d* f4 O) A7 |不知道說這麼多有沒有表達清楚，其實有很多問題想請教，
不過還是希望能夠先把這問題解決！
! h7 _- x" v( E7 [  q& X7 e希望各位能給小弟一些建議，謝謝！

hant763

請問一下，你有仔細看你的  QuartusII compile report 嗎？  在拿掉那三行前跟拿掉那三行後，report message 上是否有什麼差別？ 還有看一下 timing 的部分，是否performace 掉下來很多? 也許你可以先使用QuartusII 的 simulation 看看程式的結果， 因為從你的描述很難直接馬上找到問題點...
    或者你可以直接找你購買 altera  IC 的代理商，他們應該會有 FAE 幫忙處理，不然你可以直接到  茂綸股份公司
& N; K% s8 R/ p' o/ O) w5 Z     http://www.gfec.com.tw/    02-89132200  跟總機說要轉接  altera FAE  ， 應該會有相關 FAE 協助處理。

vatic

我現在有去多試幾種寫法，
情況一，如果把這四行都留著，在RTL看到的是nSLIDE_INT and nPUSH_INT後，
各別會再經過一個buffer，然後才丟到nINT跟LED_INT，這時動作正常
% A4 d- h# s1 Y7 knINT <= nSLIDE_INT and nPUSH_INT;
LED_INT <= LED_SLIDE and LED_PUSH;
- s, `4 I- N4 C7 VLED_SLIDE <= nSLIDE_INT;
! O; n$ P2 W( b* r: b9 VLED_PUSH <= nPUSH_INT;

6 R7 h% D1 }& J8 F$ {情況二，「只有」remove LED_INT那一行，「或是同時」remove下面這三行
& F) x+ e- J4 ?: H) j* W0 ILED_INT <= LED_SLIDE and LED_PUSH;
LED_SLIDE <= nSLIDE_INT;
LED_PUSH <= nPUSH_INT;
在RTL合出來的都只會把nSLIDE_INT and nPUSH_INT就直接丟到nINT去，這時動作就不正常。
1 T" a6 {0 U) H: H- S


& o7 ^8 ~, [3 {2 v& O& w差異是在有沒有多了一個buffer才到外面的pin，
1 c8 u: H$ K& A+ D但軟體在做化簡時，不是應該會把這buffer也化簡掉才對嗎？
我不了解這個差異會造成code整個動作不正常？
至於altera那邊我會試著去尋問看看！

A9107114

一般機械開關在按下的時候瞬間會有彈跳(bounce)的現象,
* M" d" \; w' Z# f( |4 Y5 ^$ G# }在短時間內會有多次的on-off
所以當我的電路有直接接到機械開關的時候都會再加上反彈跳(disbounce)的模組,
- Q) w" {8 l  w) _5 I這樣才不會因為機械彈跳的現象,造成誤動作

vatic

debouncing已經在程式裡面了，
  q0 H# s+ j) B4 bscope也量過ok了~
弄了好久~不過最後root cause不是在這，
* s1 |5 o% V% V7 ^8 E2 `0 U雖然已經解決，但還要去查一下資料看是為什麼

hant763

Dear vatic :
       請問一下你的問題是否已解決呢？  問題點是在哪呢？感覺上你的問題不是這四行造成的，應該是在程式更前面的部分，資料已經開始有誤差了！
6 ^& t" @# m) O* i
, R, v, N2 z% Y* `+ @3 j5 K        我是 altera 代理商的 FAE ，altera  原廠希望能知道你的一些相關 information，不知你方便提供嗎？...或者你曾跟哪一間代理商聯絡過呢？..
0 h! u* L* k/ ~; S
      thanks & regards
hant763  .