|
工作兩年常常遇到 公司的研發高階主管飛國外 解客戶的Bug
& e$ L. k- x; Y6 u6 F原因往往是自己家的IC 在產線上做高低溫還有封裝測試都是PASS 但是往往一上客戶板子就出包7 |/ h0 v2 K( w0 h' _2 h8 ~
: F7 S: ~1 N/ e; z1 g我自己是覺得可能有以下幾個可能& @+ B; N/ h% M0 }) ~! ~
1. IO的 Eye diagram不夠大 或者是板子傳輸線上有阻抗匹配的問題
1 r. c& [4 S" x* S' l0 l- {2. Board Level的 ESD或 EOS Fail3 s" l0 W# P+ v; K, \* T! b9 c
3. 板子上的Chip間 EMI的互相干擾
( p: ~! t* ?4 i* p: \0 P
7 D/ M: q5 G/ G- I" e我的疑問是 ! K% w T h# M2 G; K9 l
1. 除了以上幾個情況外 還有什麼情況也會發生 在客戶的Field(板子)會Fail?# @' ]: g, c; D2 V( E
2. 如果IO 的 Eye diagram不夠大, 有哪些有效的方法可以提高 Eye呢?
1 l# a1 h' [% `0 e6 _/ f3. 有沒有什麼方法可以事先驗證或模擬 客戶的環境 讓我的IC上到客戶的板子也不會有問題? |
|