|
|
工作兩年常常遇到 公司的研發高階主管飛國外 解客戶的Bug3 y9 N4 X! W; @! a2 ] H
原因往往是自己家的IC 在產線上做高低溫還有封裝測試都是PASS 但是往往一上客戶板子就出包; k1 `2 O9 ]9 u4 l1 O# f8 [% N
" g4 r' j* x" y/ l0 ], v我自己是覺得可能有以下幾個可能
5 ~; V0 G: n3 @! W1 h2 j [1. IO的 Eye diagram不夠大 或者是板子傳輸線上有阻抗匹配的問題
0 z! b, B- W$ l) v8 j# k5 \2. Board Level的 ESD或 EOS Fail0 s/ l" `9 _2 @# ?- F2 l9 G
3. 板子上的Chip間 EMI的互相干擾* q2 U4 k7 p/ d; W" p, h
! S, E) ]& k; c1 ]) L5 R- C$ g3 i
我的疑問是 6 v% ]8 J: r- h* J+ h2 B
1. 除了以上幾個情況外 還有什麼情況也會發生 在客戶的Field(板子)會Fail?2 Y! S: [4 p ?- j$ W1 k7 Z
2. 如果IO 的 Eye diagram不夠大, 有哪些有效的方法可以提高 Eye呢?
) ]. L0 f3 m+ B6 e2 k3. 有沒有什麼方法可以事先驗證或模擬 客戶的環境 讓我的IC上到客戶的板子也不會有問題? |
|
IP卡
狗仔卡
發表於 2008-1-18 01:44:11
QQ好友和群
QQ空間
騰訊微博
騰訊朋友
收藏
分享
頂
踩
分享
提升卡
置頂卡
沉默卡
喧囂卡
變色卡
搶沙發
千斤頂
顯身卡