請問如何驗證電路？

ray1

請問如何驗證目前寫的verilog電路是正確的呢？謝謝大大

masonchung

自動比對資料, 就是RTL 和 C 的結果來比較, 這個 verilog的 test bench就可以做到,不過效果有限且成效不彰.
此外 vera 是很強大的驗證軟體 ,建議可用 vera 搭配 vcs 做 chip-level 的驗證模擬.

ray1

請問那要怎麼自動比對資料壓？有這麼神奇的方法喔？

masonchung

有這種想法的,趁早轉去寫程式比較好
設計電路不看波形真是天大的笑話
再怎樣的自動比對資料
4 Z/ h5 ?! C; J9 l4 i: t2 q遇到Bug,你還是得看波形...
, J  G! A; G5 m
[ 本帖最後由 masonchung 於 2008-1-18 10:17 PM 編輯 ]

ray1

可以只用軟體模擬，而不用看波形，就正確的驗證出來的方法嗎？

ikki

使用FPGA驗證就必須搭配FPGA板...
上面提到的FPGA驗證平台就是一套軟硬體搭配使用的平台.
使用者不需要自己去接LA, 或是自己搞Driver與電腦連接...
可以方便的由軟體觀察FPGA輸出訊號...

eric7722

這些需要額外的儀器設備來驗證嗎?
& z! J. ?  p- ]
還是只靠軟體就可以了??

ikki

如果覺得軟體模擬有點慢, 可以試試用FPGA驗證電路.
有個工具可以方便達到FPGA驗證電路.
將HDL Code用Xilinx ISE 或 Altera Quartus 合成電路後,
1 e+ `9 J" K9 q/ y( B$ Sprogramm到此工具的FPGA board, 再用提供的軟體將波形訊號送到電路Input,
$ H6 @5 }  T2 G3 N" w9 \將電路執行出來的Output顯示在波形上, 可以方便檢視電路的正確性.
- U& {, O! k- P' Z1 S/ {4 Y
5 E" }' d* ~! T- `新的功能是, 可以將HDL code裡面的訊號再抓出來觀察.

* P$ O5 C+ t6 x% s# uFPGA驗證平台

yhchang

你要自己寫個testbench
然後設計input pattern 把整個truth table都列出來
) T+ T8 H2 B; A2 F再丟到 verilog compiler去跑
! f$ n/ f+ q4 s3 ~$ B1 T1 A得到 .fsdb之後 再拿到 Debussy或是其他Waveform Viewer去看  你的輸出是否都正確