設為首頁收藏本站
開啟輔助訪問 切換到窄版

Chip123 科技應用創新平台

 找回密碼
 申請會員

QQ登錄

只需一步，快速開始

Login

用FB帳號登入

搜索
1 2 3 4
Chip123 科技應用創新平台»論壇 › Chip1 -- 基礎元件 › FPGA/CPLD/ASIC討論區 › 請問如何驗證電路？
返回列表 發新帖
查看: 6571|回復: 8
打印 上一主題 下一主題

[問題求助] 請問如何驗證電路？

[複製鏈接]
ray1
跳轉到指定樓層
1#
發表於 2008-1-17 00:30:24 | 只看該作者 回帖獎勵 |倒序瀏覽 |閱讀模式
請問如何驗證目前寫的verilog電路是正確的呢？謝謝大大
分享到:  QQ好友和群QQ好友和群 QQ空間QQ空間 騰訊微博騰訊微博 騰訊朋友騰訊朋友
收藏收藏 分享分享 頂頂 踩踩 分享分享
回復

使用道具 舉報

yhchang
2#
發表於 2008-1-17 00:50:04 | 只看該作者

回復 1# 的帖子

你要自己寫個testbench9 d* g" f0 C; ~' r1 F- f% F1 d
然後設計input pattern 把整個truth table都列出來
* d2 U8 K$ _/ a5 c3 P再丟到 verilog compiler去跑5 p* Z, {' M# k  E
得到 .fsdb之後 再拿到 Debussy或是其他Waveform Viewer去看  你的輸出是否都正確
回復 支持 反對

使用道具 舉報

ikki
3#
發表於 2008-1-17 09:07:49 | 只看該作者

FPGA驗證平台

如果覺得軟體模擬有點慢, 可以試試用FPGA驗證電路.8 M, x" a  b  ~7 l
有個工具可以方便達到FPGA驗證電路.. ^3 H3 c/ ^( i$ a5 I2 i
將HDL Code用Xilinx ISE 或 Altera Quartus 合成電路後,% j( G4 J1 g* v. ^+ ?  W0 _& v0 ^
programm到此工具的FPGA board, 再用提供的軟體將波形訊號送到電路Input,6 ~8 ?0 e7 v  o2 D! U8 ^2 u
將電路執行出來的Output顯示在波形上, 可以方便檢視電路的正確性.
- l0 G* b2 X8 p  Q; g0 [+ G; }/ o( x% h( e5 w+ \
新的功能是, 可以將HDL code裡面的訊號再抓出來觀察.1 @7 M- O5 y: ^. Y) T- i( K
) h" g8 ^5 H: q- T8 K' v
FPGA驗證平台

本帖子中包含更多資源

您需要 登錄 才可以下載或查看，沒有帳號？申請會員

x
回復 支持 反對

使用道具 舉報

eric7722
4#
發表於 2008-1-18 10:04:53 | 只看該作者
這些需要額外的儀器設備來驗證嗎?  ]. ]3 K6 M7 S* G6 t2 h
5 a' b0 R  {$ O& f- Y* X
還是只靠軟體就可以了??
回復 支持 反對

使用道具 舉報

ikki
5#
發表於 2008-1-18 10:13:36 | 只看該作者

回復 4# 的帖子

使用FPGA驗證就必須搭配FPGA板.../ [" ^' W+ l1 h4 g+ {
上面提到的FPGA驗證平台就是一套軟硬體搭配使用的平台.
' u. W% [1 G, U* Z0 Q0 @$ h使用者不需要自己去接LA, 或是自己搞Driver與電腦連接...4 s, |- h, ?2 x- C% l  M' Z) \
可以方便的由軟體觀察FPGA輸出訊號...
回復 支持 反對

使用道具 舉報

ray1
6#
 樓主| 發表於 2008-1-18 20:34:05 | 只看該作者
可以只用軟體模擬，而不用看波形，就正確的驗證出來的方法嗎？
回復 支持 反對

使用道具 舉報

7#
發表於 2008-1-18 22:11:05 | 只看該作者
有這種想法的,趁早轉去寫程式比較好
. @9 K+ b/ u* x. S+ p* F  M8 x0 D設計電路不看波形真是天大的笑話
/ E& d( T" c3 L3 x  y' O, d3 D9 V再怎樣的自動比對資料
1 E  \& N  U* }5 c! t( |" I遇到Bug,你還是得看波形...* o# o. N6 }8 `; d1 l

5 K5 h5 |' j- T- ?+ }. |- t[ 本帖最後由 masonchung 於 2008-1-18 10:17 PM 編輯 ]
回復 支持 反對

使用道具 舉報

ray1
8#
 樓主| 發表於 2008-1-18 22:22:27 | 只看該作者
請問那要怎麼自動比對資料壓？有這麼神奇的方法喔？
回復 支持 反對

使用道具 舉報

9#
發表於 2008-1-19 09:14:48 | 只看該作者
自動比對資料, 就是RTL 和 C 的結果來比較, 這個 verilog的 test bench就可以做到,不過效果有限且成效不彰.
8 [( N; _, s; n& M: d" F* X此外 vera 是很強大的驗證軟體 ,建議可用 vera 搭配 vcs 做 chip-level 的驗證模擬.
回復 支持 反對

使用道具 舉報

返回列表 發新帖
高級模式
B Color Image Link Quote Code Smilies
您需要登錄後才可以回帖 登錄 | 申請會員

本版積分規則

首頁|手機版|Chip123 科技應用創新平台 |新契機國際商機整合股份有限公司

GMT+8, 2024-5-6 07:35 AM , Processed in 0.108006 second(s), 18 queries .

Powered by Discuz! X3.2

© 2001-2013 Comsenz Inc.

快速回復 返回頂部 返回列表