charge pump PLL中三階LPF電阻電容布局的問題

liangshangquan

各位好：

現在我要畫PLL的版圖，其中三階LPF中的電阻和電容，大小值已經確定，但是如何布局我不是很清楚。

特別是兩個電阻，一個是產生零點的，一個是高階電阻，會給電路帶來高頻雜訊。我該如何floorplan呢？

1 c( y: j) j; S3 d3 a% r我準備采用poly電阻，并且放在N阱里。但是這兩個電阻是放在一起呢，還是分別畫呢。還需要分別畫guarding ring嗎？
' h: B# d5 w& `; G' p
, u" c" \# c  V; y! m, P靜等答復，謝謝各位。

[ 本帖最後由 liangshangquan 於 2007-12-6 02:53 PM 編輯 ]

finster

我個人是覺得LPF中的電阻和電容在LAYOUT上的影響倒是還好
3 c( ]& m% {) n7 l$ G我們當初並沒有特別在這邊花多大的功夫
% x2 U0 N, L: j* U3 w- M1 s不過,我不確定你的poly電阻的一個squal有多大,一般來說,poly電阻的一個squal並不大,所以你layout上畫出來應該會有點大,我們之前大部份都是用p+ diff電阻,因為它的阻值較大,所佔的面積就會比poly電阻來的小一些
7 a" b6 U; P3 {0 Z在畫PLL,我們最重視的是VCO和charge pump部份的layout畫法和位置安排,因為那會直接影響到PLL的performance,故而,建議你多少些心思在這兩塊電路上的layout,LPF的R,C,我個人是覺得影響不大

dewen0812

我本身也是做pll的我覺得charge pump與vco的layout佈局是會引響整個performance
, u; ^4 O" L5 ~* z' ?. O其實layout出來的電容和電阻跟你tapeout回來的值本身也會有一些差距,除非是你很在意你的
7 Y$ j. h0 B1 x1 E( ^. A5 Ppole,zero的點,那可以考慮common centroid的畫法,去降低process variation

liangshangquan

yes。我們的采用的兩層poly的工藝，所以選取了ploy，它具有較大的square值，是45歐姆/方塊。選擇diff到也是個不錯的選擇。謝謝樓上兩位的建議。
- s# p) k9 B7 D8 T0 |
) ^7 M4 ]( V6 ^  f還有個問題想請教下，就是對VCO輸出整形的考慮。
原來芯片就是一個差分變單端的簡單比較器＋一級buffer，我在想能不能將這個比較器設計的更好些以提高其整形的效果呢？
$ |1 `4 E# ?6 u6 U8 y$ E  B; L6 V還有就是buffer的作用，其輸出信號是輸入到divider中的，我是不是應該根據下級電路的驅動能力來設計這個buffer呢？
buffer的尺寸和級數對整形和帶載能力有什么特別的要求沒有？
$ R# F$ Z; d$ P& A, a

finster

原帖由 liangshangquan 於 2007-12-12 05:00 PM 發表
yes。我們的采用的兩層poly的工藝，所以選取了ploy，它具有較大的square值，是45歐姆/方塊。選擇diff到也是個不錯的選擇。謝謝樓上兩位的建議。

還有個問題想請教下，就是對VCO輸出整形的考慮。
; C5 J# p+ ?; r3 ], f# O原來芯片就是一個 ...

6 r5 b) Z) L: ]
+ J/ h2 d% g1 L) n! M+ Q
一般來說,VCO的output waveform不太可能是rail-to-rail,所以,大部份都會再加一個differential-to-singled-ended circuit(D2S)作為放大之用,除此之外,通常,如果D2S之後若沒有要接降頻(除頻)電路,絕大部份D2S會再加一個duty-cycle corrector特性在裡面
9 ?% w& O* {1 f  n& f% r' {因為D2S只是把VCO的output waveform放大,並沒有波形整形的功用,如果後級電路需要有50% duty cycle的要求,一般來說是加一個除2電路即可,但有時D2S之後便沒有作除頻頻的動作且又要50% duty cycle,那就在D2S之中加入duty-cycle corrector
! m$ \4 O' L, j( h) Y' P' D
% H6 x. v% M; Q另外,D2S的操作速度要跟的上VCO,所以,一般而言,D2S也還蠻耗電的,至於它的驅動能力,通常不會設計的太weak