Chip123 科技應用創新平台

 找回密碼
 申請會員

QQ登錄

只需一步,快速開始

Login

用FB帳號登入

搜索
1 2 3 4
查看: 6515|回復: 9
打印 上一主題 下一主題

[問題求助] 有關於hi V製程

[複製鏈接]
跳轉到指定樓層
1#
發表於 2007-11-1 01:31:32 | 只看該作者 回帖獎勵 |倒序瀏覽 |閱讀模式
各位學長姐好
: y. O* r/ f) Z
" O+ F, ^7 K4 S  h在最近剛要踏入IC Layout 的工作,但公司屬於高壓製程,所畫的圖百分之八十也是屬於analog,但是我上的課程裡是屬於較基本,製程
" I. u$ m0 ^8 l1 y6 U! h7 K2 w9 R0 ~5 L; d4 _$ K
也是0.18,公司屬於0.6。在沒有接觸過的情形下想要先在版上先問問各位學長姐們,有沒有一些我在畫大電壓的的同時我需注意的一些地方,9 _! O; [9 F1 t. k" e

, o* N: j: _$ N- G# ]在工作時拖累一個團隊是我最不喜歡的工作態度,所以真的要麻煩各位學長姐了,先給個方向,讓我可以先準備,投入職場時先有個準備
7 C* X% W& f% ?
. r( i& M+ y$ I3 [/ g6 Z+ L- \還有一個就是屬於guard ring的部份,guard ring到底是防止Latch up 還是阻絕Noise 還有板上有沒有人畫過三層guard ring的,可以) a' o8 E+ p8 c5 q; I  W
% Z9 r2 _& ~& O& ?4 t$ \1 G8 G
說明一下三層guard ring大概的圖層嗎, U6 C' Z. m& @! _

0 x9 f. |# Q3 q0 W7 y5 h謝謝各位學長姐了
分享到:  QQ好友和群QQ好友和群 QQ空間QQ空間 騰訊微博騰訊微博 騰訊朋友騰訊朋友
收藏收藏 分享分享 頂 踩 分享分享
2#
發表於 2007-11-1 10:01:44 | 只看該作者
我建議先把Design rule看熟,其實裡面就有許多小問題,在提出來詢問會比較有效率
7 r! L% k/ k8 N2 s$ o
: J1 E$ G" T7 {3 G) B, E4 [) L: mguard ring 是阻絕Noise ) A2 D! R) N7 a0 B
  r$ G! \" b) E; ?/ J
一般2層就很多了,3層你可以跟Designer討論,一般Analog部分是要跟Designer互相討論才知道需求在哪
3#
發表於 2007-11-1 14:16:56 | 只看該作者
關於guard ring,應該是防latch up跟抗雜訊都有,我聽過2個designer說法' x( Q: D/ P. j+ G6 W+ y7 u
一個的說法是,由於mos在動作時會有一些電子電洞之類的東西,游離出來
# \2 o& ]8 p! I  @2 K$ a% X6 _/ r,包guard ring的目的,就是以相反的型態去吸收那些電子電洞,( b/ }" X1 h; o" B
一個說法是mos跟guard ring的架構,會形成一些pn介面,變成類似diode或9 F6 J1 C# A( w. h+ P8 E* W
bjt的元件,不過它的等效電路圖,我不太會畫.
. J: ?. M/ F& N1 ~' l) G以上是2個designer的說法,如果有誤,還請先進指教.
4#
發表於 2007-11-1 21:06:09 | 只看該作者
这两个作用都有,
2 Z# d* k6 ~) L2 w0 k那个图我也不知道要用什么话,不过拉扎维的那本analog design 上好像有讲,
& R6 v  g, y7 E  \楼主如果很想知道,可以看看那本书
5#
 樓主| 發表於 2007-11-2 00:03:58 | 只看該作者
謝謝學長的回應囉,不過我也是在等工作時拿到Design Rule 拿到在來看看自己是否有什麼問題
6#
發表於 2007-11-2 10:10:14 | 只看該作者
高壓要注意NBL這個LAYER,有ISO_NMOS要特別注意畫法,4 ?, m$ r7 Z) a$ w) H
高壓的NMOS以及低壓NMOS各有不同,06U12V嗎?建議你可
0 p# ~# M' J, X* B以調你們公司以前出過相同製程的案子來做參考,這樣就不會
2 R# C, f1 r- r3 e/ i4 C那麼有疑慮了,DOUBLE GUARDRING就夠了。
8 \& q) S4 @( V. {+ e. X8 m9 E忘了說,若是非對稱的高壓DEVICE要注意製程偏移問題。
7#
 樓主| 發表於 2007-11-3 00:10:45 | 只看該作者
HI v製程有沒有可以邊畫邊學的電路,一直有人說畫OP會遇到很多的問題& f. @5 r& ~0 g8 k& W6 H
& l3 a' H2 m3 Q& f, u
可以在問題中學習,但是HI V 是不是也是一樣畫畫OP哩,還是有其他的電路) L# P3 v, |2 A  i& n( z0 J* _$ J5 d

+ Y0 {# o3 Z7 f5 X: Q可以邊做邊學。
8 a! S0 ]* U0 B; S; d( b, H! V; P& S7 K5 ^
謝謝學長的幫助
8#
發表於 2007-11-3 07:07:46 | 只看該作者
analog circuit不是只有OP喔,廣義而言只要是信號連續時間(非digital)的變化,就算是analog的一種。
% L+ n0 O/ t9 S9 e7 }9 G0 t2 ?1 U- b. K# i
至於high voltage是指device(如 Capacitor、Diode、NMOS、PMON.....)為high volage製成,非只是有OP circuit。
9#
發表於 2007-11-5 19:41:14 | 只看該作者
latch up會造成等效於SCR,guard ring這些作用都有,但是是不太一樣的東西,也要製程有提供那麼多層。
" K+ I9 i7 a/ z+ S) V2 B
$ U  _8 c; ]( g3 q+ Vmos動作的時候產生少數電子電洞這算是少數載子也就是漏電流吧?不知道是否高壓的雜訊與普通類比的相同,低頻雜訊我所知道的除了white noise以外,flick noise主要是由於電子在通道表面那邊產生的東西。圈起來主要是怕被其他地方影響到,對於該區域而言其他地方來的不明訊號就是雜訊吧?不過畫多層點至少可以防止電壓去擊穿跑到別地方去。- |+ ~3 @, r, g; H

" A- x! X1 F( w2 j3 _: |; e+ W" R[ 本帖最後由 ianme 於 2007-11-5 07:45 PM 編輯 ]
10#
發表於 2008-3-27 15:05:20 | 只看該作者
guard ring 通常用來隔絕noise ,但是如果使用在一個mos上做guard ring 又當sub點的話又可達到防止latch up$ D& T' l; @: Z8 k& m
要看layout 時運用了,但是用太多又會佔很多面積哦,這是要考量的
您需要登錄後才可以回帖 登錄 | 申請會員

本版積分規則

首頁|手機版|Chip123 科技應用創新平台 |新契機國際商機整合股份有限公司

GMT+8, 2024-5-14 09:17 PM , Processed in 0.113014 second(s), 17 queries .

Powered by Discuz! X3.2

© 2001-2013 Comsenz Inc.

快速回復 返回頂部 返回列表