Chip123 科技應用創新平台

 找回密碼
 申請會員

QQ登錄

只需一步,快速開始

Login

用FB帳號登入

搜索
1 2 3 4
查看: 6527|回復: 9
打印 上一主題 下一主題

[問題求助] 有關於hi V製程

[複製鏈接]
跳轉到指定樓層
1#
發表於 2007-11-1 01:31:32 | 只看該作者 回帖獎勵 |倒序瀏覽 |閱讀模式
各位學長姐好3 G' j! ^+ C( }0 @

* X: v3 b4 C, }, e  v$ W4 g% \) i在最近剛要踏入IC Layout 的工作,但公司屬於高壓製程,所畫的圖百分之八十也是屬於analog,但是我上的課程裡是屬於較基本,製程
0 T6 _, B. t) x: @7 c  P, p* J4 N2 S
也是0.18,公司屬於0.6。在沒有接觸過的情形下想要先在版上先問問各位學長姐們,有沒有一些我在畫大電壓的的同時我需注意的一些地方,4 J8 V+ N! [0 e+ |' I  B; E+ ]

1 W, H& x0 x- R0 I! u' B& j$ g& g& b; w在工作時拖累一個團隊是我最不喜歡的工作態度,所以真的要麻煩各位學長姐了,先給個方向,讓我可以先準備,投入職場時先有個準備
4 D. \; ~7 k, l6 B5 x" r$ H2 H  L: z2 r# f
還有一個就是屬於guard ring的部份,guard ring到底是防止Latch up 還是阻絕Noise 還有板上有沒有人畫過三層guard ring的,可以4 J6 |: ~% W- O/ f2 m

, \: M9 t5 E6 P. h說明一下三層guard ring大概的圖層嗎" W: u# T& W" `& F$ S4 o

! s- e( w$ \' L4 J  ?  y' u謝謝各位學長姐了
分享到:  QQ好友和群QQ好友和群 QQ空間QQ空間 騰訊微博騰訊微博 騰訊朋友騰訊朋友
收藏收藏 分享分享 頂 踩 分享分享
2#
發表於 2007-11-1 10:01:44 | 只看該作者
我建議先把Design rule看熟,其實裡面就有許多小問題,在提出來詢問會比較有效率
. R3 o5 \6 b, {/ `9 l+ C# Y8 F# j. h+ s& Z7 Y
guard ring 是阻絕Noise 7 l) _. Y% f; V, J3 P
  p4 }5 _4 }7 i6 h
一般2層就很多了,3層你可以跟Designer討論,一般Analog部分是要跟Designer互相討論才知道需求在哪
3#
發表於 2007-11-1 14:16:56 | 只看該作者
關於guard ring,應該是防latch up跟抗雜訊都有,我聽過2個designer說法6 J) Q- Z5 ?6 K0 X- R# q& g* ~
一個的說法是,由於mos在動作時會有一些電子電洞之類的東西,游離出來5 M) A$ h9 j5 d1 Y8 Q
,包guard ring的目的,就是以相反的型態去吸收那些電子電洞," P5 f" U7 S5 R4 N
一個說法是mos跟guard ring的架構,會形成一些pn介面,變成類似diode或1 B( b* w7 n! _) J% ^0 m
bjt的元件,不過它的等效電路圖,我不太會畫.1 E- q  T3 T) u) S: B
以上是2個designer的說法,如果有誤,還請先進指教.
4#
發表於 2007-11-1 21:06:09 | 只看該作者
这两个作用都有,
5 [+ L2 F) s/ _- x那个图我也不知道要用什么话,不过拉扎维的那本analog design 上好像有讲,
" b  D# g, C0 M楼主如果很想知道,可以看看那本书
5#
 樓主| 發表於 2007-11-2 00:03:58 | 只看該作者
謝謝學長的回應囉,不過我也是在等工作時拿到Design Rule 拿到在來看看自己是否有什麼問題
6#
發表於 2007-11-2 10:10:14 | 只看該作者
高壓要注意NBL這個LAYER,有ISO_NMOS要特別注意畫法,
% e& w2 c! X: \0 F# {' y1 g* X高壓的NMOS以及低壓NMOS各有不同,06U12V嗎?建議你可
) @- ~  s( Z6 Q  v! l3 x0 [以調你們公司以前出過相同製程的案子來做參考,這樣就不會, f* z6 d, x' A) z/ q
那麼有疑慮了,DOUBLE GUARDRING就夠了。+ A" k( n& U. l3 A" |; A7 T
忘了說,若是非對稱的高壓DEVICE要注意製程偏移問題。
7#
 樓主| 發表於 2007-11-3 00:10:45 | 只看該作者
HI v製程有沒有可以邊畫邊學的電路,一直有人說畫OP會遇到很多的問題
* o4 N' |* J3 n( f8 P
/ a# g2 Q! z0 j% p3 U! D7 Z7 g可以在問題中學習,但是HI V 是不是也是一樣畫畫OP哩,還是有其他的電路
* |! k4 F2 a3 J, r+ p4 {
4 [: X( A( N. X" J" |- w- y可以邊做邊學。
- u! s3 D$ _  S2 }: |
" s" {" a2 ~- p4 [謝謝學長的幫助
8#
發表於 2007-11-3 07:07:46 | 只看該作者
analog circuit不是只有OP喔,廣義而言只要是信號連續時間(非digital)的變化,就算是analog的一種。
, `0 s; l7 X' U: W, u+ c; Y$ i
' }& R6 I4 r. M0 a7 s' y6 d4 v" @至於high voltage是指device(如 Capacitor、Diode、NMOS、PMON.....)為high volage製成,非只是有OP circuit。
9#
發表於 2007-11-5 19:41:14 | 只看該作者
latch up會造成等效於SCR,guard ring這些作用都有,但是是不太一樣的東西,也要製程有提供那麼多層。9 s$ d! v! n# k' X

' I8 G+ G! [$ k! \6 o' Bmos動作的時候產生少數電子電洞這算是少數載子也就是漏電流吧?不知道是否高壓的雜訊與普通類比的相同,低頻雜訊我所知道的除了white noise以外,flick noise主要是由於電子在通道表面那邊產生的東西。圈起來主要是怕被其他地方影響到,對於該區域而言其他地方來的不明訊號就是雜訊吧?不過畫多層點至少可以防止電壓去擊穿跑到別地方去。1 g' W: f2 {- k# X; `& U$ b
. A  ^0 M/ h$ H8 Q" J
[ 本帖最後由 ianme 於 2007-11-5 07:45 PM 編輯 ]
10#
發表於 2008-3-27 15:05:20 | 只看該作者
guard ring 通常用來隔絕noise ,但是如果使用在一個mos上做guard ring 又當sub點的話又可達到防止latch up
& r' P/ e1 p1 j# _. p, }3 p要看layout 時運用了,但是用太多又會佔很多面積哦,這是要考量的
您需要登錄後才可以回帖 登錄 | 申請會員

本版積分規則

首頁|手機版|Chip123 科技應用創新平台 |新契機國際商機整合股份有限公司

GMT+8, 2024-5-16 02:58 PM , Processed in 0.109513 second(s), 17 queries .

Powered by Discuz! X3.2

© 2001-2013 Comsenz Inc.

快速回復 返回頂部 返回列表