PMOS Low_Dropout Voltage Regulator Introduction

yalon

1 Constant-Voltage Source
2 Output-Voltage Error vs Load Resistance
3 Linear Relation Between RIN and RLOAD
8 y( E  a  j) L% q. }2 ^4 Basic Linear-Voltage Regulator
" f# F* C7 v  E8 A4 ~9 q. c& [% Z: g5 PMOS Enhancement FET
( Q; q. R9 B, F! h6 Regulation Sequence When RLOAD Drops 7 Regulator Block Diagram PMOS Input/Output Characteristic
" o( n1 ?: V+ ~9 U( w! l
看過後  歡迎討論ㄛ.
" j. h; T3 q' F: L9 @! ]我是看過啦.

+ q: R+ ?, G/ d* f

anita66

這可是好東西,坐沙發耶,linear regulator的pass gate現今的應用,應該99%都是用Pmos(power mos),感謝大大無私分享,3Q~

yhchang

想問問 為什麼 PMOS是主流?
是否因為  PMOS 可以 Pass Good "1"的關係?

asd8844

目前就是在做這個啦!
: O7 }4 g9 E$ C) C從高頻降頻下來
. v) v1 {, }8 D: l  z真有點不太習慣
2 O  O4 e: s* [  ?  p% X不過感恩阿

asd8844

(科)技最新進
(技)術都領先
(新)手真是慘
(貧)窮都沒錢

s39113134

我們公司就是做這個啦，來了解一下感謝大大的分享阿!!!!!!!

super_gu

同样的问题，为什么现在都用PMOS？是不是因为可以获得更加大的VGS？

cancan77

下载来看看 下載看看先~~~~~~~~~~
) e8 ^" R+ q1 t/ F# s  z下載看看先~~~~~~~
( M+ f9 a; D  `  e/ H, J1 ]下載看看先

cancan77

這幾天正在做LDO
+ D; b5 W1 S2 c正需LDO這方面的知識
- [8 \8 U) u& B+ [$ t; kTHX大大,辛苦了

c3a1t039

我剛剛看了一下，沒發現我想知道的@@"
如果我想在很低電壓去驅動OP那，我怎麼設計用CMOS四支腳當輸入，
來產生在低電壓操作的OP~。

oric

為什麼LDO的輸出是PMOS而非NMOS  我陳述一下自己的想法 不一定正確  歡迎指正~~  
, g, {3 p, x/ Y4 H- e如果~LDO的輸出為NMOS的話~那顆NMOS的threshold voltage應該會很大
, y$ Q9 S) X: P& l9 l$ v造成NMOS的 Vgs應該也要很大~這樣LDO的supply voltage 就不能太低 無法工作在低電壓下

c3a1t039

但是LDO原本就是要將輸路的電壓拉低嗎?
( L  I* S. L8 {( Q* |那怎麼會出現在低電壓操作?

hing

謝謝分享，小弟來學習一下！