|
回復 2# 的帖子
ISE跟Quartus II的schematic檔都可以轉出Verilog/VHDL code, 只是轉出來的code只能跑FPGA flow, 所以若沒要搭配3rd party的synthesizer或simulator的話, 直接拿schematic與 native tools(即ISE/Quartus II)就可以了, 就沒必要轉了
: {! h, Y. Y$ _9 E v0 Q: O1 @1 k/ h1 y1 y: p' D
不過既問在這個版面, 應該是問FPGA flow的居多吧!- A$ y" U- j# J8 N7 a( A3 g
: Q' c0 j8 J- y5 @, G
轉的方法:2 p& Q: K* p( V: w# r7 U( Y. d. Y
Quartus II把畫好的bdf檔save好後, 直接File>Create/Upatde/Create HDL for current file( m D% l. O1 s& Y7 ~* f# S8 n2 f
ISE把畫好的.sch檔save好後, 進行synthesize-XST, 即自動會產生 .vf 檔, 就是轉出的東西' t h4 ?! ]& j9 e8 I' E4 c
$ f; B# n" Q7 Q9 @) D; a& O[ 本帖最後由 sieg70 於 2008-8-4 07:53 AM 編輯 ] |
|