請問電壓比較器

bernie820

請問有關電壓比較器的問題
. C% y: g0 a2 W- H. I
4 c$ W$ w0 I) m1 q7 Y, ^是否兩輸入端皆可為非固定的電壓
0 m. U/ n& v* ?3 P# W
看很多設計都是一端接dc的vref做判斷

7 c/ R9 {: J) H0 N  O7 D但現在我的輸入端為兩個都會改變的電壓~
. i, m8 z3 ]! R; L
9 L0 |! {. s: k, x那請問這樣要怎麼設計?~謝謝~
* i& |& Y& c5 a6 L5 ~
我要拿這兩個電壓做比較~
一個電壓是由輸入端輸入，另一個是由輸出端拉回來和輸入端做比較
% d) t! v. [. O! b* Z所以我的兩輸入判斷電壓是不固定的，
% }( T# ~8 W$ ^+ k+ a只要輸出>輸入結果會為high
7 M, E# R$ b, \6 t8 {5 D然而輸出<輸入結果為會low
不知道這樣行不行設計?
; e! B) |. }( Q! I: x# a9 w
但考慮到另一個問題，那兩個相等的時後是否也可為low
但是兩個要相等好像也很困難吼!

jackrabbit

您的作法很矛盾....
比較器是把OP用在開迴路狀態
. l$ F) ?4 J- H. u9 s你直接把兩個想比較的電壓輸入OP的兩個input, output端自然會有H/L
; {0 |# L" S. }至於誰比誰大是發High, 取決於你選的input 極性
而且通常會有一個遲滯範圍, 來避免false trigger~
6 Z+ J7 ?( [8 X8 q# i
把輸出端拉回到input是迴授系統(feedback)
7 D) _$ I' B  f負迴授是一般所謂的OP, 最常用在voltage regulation
/ d1 M! o5 A! X+ w. v你看到的input 一端給vref 另一端拉output回來就是!!
正迴授要不是output拉到always high or always low, 不然就有可能起振~
8 I& I! ]; j: N9 B( M& `5 z
8 s+ q# Y7 C( G$ E1 G& y' _如果看不懂我在說什麼, 可能要先翻翻教科書~~
0 z" E( u. p7 U. R# Y2 V3 fBaker那本有一張專門在講comparator design, 可以參考一下!!

bernie820

您的作法很矛盾....
, r* k& N9 V; X* x- }7 O7 K5 m5 L比較器是把OP用在開迴路狀態
你直接把兩個想比較的電壓輸入OP的兩個input, output端自 ...
1 L7 R. X: s& [+ a! J$ ajackrabbit 發表於 2011-1-6 05:02 PM

, \: r# r3 S" ?4 L( u- W
& T+ A3 u/ i9 N9 Q- _$ M+ T) t
1 f; j* G, p5 d0 l# z. K5 J$ I    嗯!您誤會我意思了~抱歉是我說的不清楚!
我輸出拉回來的不是op那一電路拉回來比較(我知道那是隨偶器)
$ `. Y1 h  R, X: c* I1 v, Q而是最後一級輸出端會拉回來和比較器輸入電壓做比較

但是我現在有一大問題是我想要在兩電壓(類比)相等時(或已經很接近時)
可以有一輸出訊號(不是最後端電路喔)為 0 or vdd的電路設計

sky987

那不就是一般的 latch-type comparator
通常會藉由cross-coupled 的架構來把電壓分開至VDD與GND

1 t3 S6 Z' [( ^2 F/ u要記得加上reset電路來把讓它重新啟動  不然電壓會一直鎖死在那邊
; \, P3 h$ a4 }3 n
自己搜尋看看囉

yeutay

-----是最後一級輸出端會拉回來和比較器輸入電壓做比較  -----
' Y/ F: w- N4 u% _. U1:如果是,拉回來和比較器+IN輸入電壓做比較  則形成史密特觸發,如果-IN電壓無法大於+IN電壓,則被鎖死(同樓上說法)
2:如果是,拉回來和比較器-IN輸入電壓做比較  則形成正相放大器。若最後一級輸出端會經轉換成其它信號(如峰值保持)就有比較器作用。