PLL的phase noise對於TX與RX的問題？

gyamwoo

各位好，我想問一下當本地振盪器的pll，其phase noise的好壞
對於TX端有任何的影響嗎？

因為我看書上的舉例都是RX中，干擾信號與接收的信號被mixer

+ n- ~0 a7 H: ]6 G' ?混波之後，由於干擾信號太強而pll的phase noise又太差以致

snr不足。
# B# J& \4 [" D7 q! ^6 X# Y
% `4 ?- t! B* C$ w+ t所以開頭講的，pll的phase noise對於TX端有規格的限制嗎？

finster

有的,只是要看產品規格屬性有無定義
其中,最主要的乃是eye diagram的定義
! T- T" H, P% M* i2 w像SATA, or USB就有明確定義TX的eye diagram要在多少之內
而有些TX就沒有定義,如Mini-LVDS TX,它就沒有定義其eye diagram
+ D/ _- i3 l" l# d) w5 D. }: K因為TX是藉由PLL來傳送data輸出,故而有些產品是藉由eye diagram來間接定義出PLL的jitter要在多少的規格之內

gyamwoo

有的,只是要看產品規格屬性有無定義
其中,最主要的乃是eye diagram的定義
0 B. n/ Y# p* F9 g. B/ C像SATA, or USB就有明確定義TX的 ...
finster 發表於 2009-11-26 09:26 PM

7 P5 @2 t' ?- j" I  f. o. `2 S5 [  Y聽版主你這麼說，我是可以藉由欲接受我方TX的RX端之規格，去推算TX端的合理範圍囉？
因為規格上沒有定義關於jitter方面的限制。
" V, [; ?1 G1 q- q以下是對方rx的定義
總頻寬3MHz，子頻寬300kHz
8 e8 G+ H5 c- S( u7 TProgrammer / Controller Unit
Receiver noise bandwidth 200 kHz
! K3 a9 |: u: C: L1 H- L  k: v4 oAntenna Gain Tx/Rx 　　　 2 dBi
Power Into Antenna 　　　-22 dBm
Tx Power 　　　　　　　　  -20 dBm EIRP
0 Q7 k+ f6 t/ b1 u5 ~  Z" _Required SNR 　　　　　　 14 dB
: F0 Q7 [: F; [3 G. I# t4 ENoise Floor 　　　　　　　  -101 dBm
5 p" v$ y! r/ m& b2 cAmbient noise at receiver input  20 dB above kTB
, {) U7 T' U8 L4 z" ?& v0 j- TReceiver noise figure         4 dB
2 j8 ^* I$ q; g6 Q! C( c跟傳輸上的耗損
! M, B" a7 F' N; |4 y% BTransmission Losses
+ p/ C7 N& ~- r# a& O; gFree space loss at 2 meters 30.5 dB
0 F6 M* {& c8 h* @8 ZFade margin (with diversity) 10 dB
! U# d/ M; Q; N7 f! bExcess loss (polarisation, etc.) 15 dB
Building penetration loss 20 dB

c2467

謝謝大大的分享~知識因分享而壯大！

jojoboy666

這真是一個實用的問題ㄚ！感謝您的分享~~

oric

版主說的有道理~
! b: {, l4 v0 ]. n5 a6 ]( l9 N* QTX的部份確實比較care eye-diagram的好壞
ex: rise/fall time, jitter
5 L  q' D+ r: ]: U0 J- s- x知識因分享而壯大！

macrohan

PLL noise  在TX方面主要有spectrum emission 决定。如果在FDD系统中，PLL noise 会对TX leakage to RX band 有很大的贡献。