|
工作兩年常常遇到 公司的研發高階主管飛國外 解客戶的Bug
5 A$ S: k9 M% S9 W2 H原因往往是自己家的IC 在產線上做高低溫還有封裝測試都是PASS 但是往往一上客戶板子就出包; g! t6 z" g4 q9 Y' e& Q
7 x& e" c$ ^+ x1 g9 \
我自己是覺得可能有以下幾個可能
; K! G) Z7 h* ?' t1. IO的 Eye diagram不夠大 或者是板子傳輸線上有阻抗匹配的問題( P1 t& M$ c$ I
2. Board Level的 ESD或 EOS Fail/ V7 ~$ f- O; {* x
3. 板子上的Chip間 EMI的互相干擾# ~" H t% w' n' I( L4 E$ b
. g, G) S( X) q, M% Y3 r
我的疑問是 & N }( W- S$ M2 W N
1. 除了以上幾個情況外 還有什麼情況也會發生 在客戶的Field(板子)會Fail?' \- Z( Y1 z7 f, X' l2 T' B
2. 如果IO 的 Eye diagram不夠大, 有哪些有效的方法可以提高 Eye呢?* S* c! [* g4 G# j! i8 B
3. 有沒有什麼方法可以事先驗證或模擬 客戶的環境 讓我的IC上到客戶的板子也不會有問題? |
|