求助關於hspice收斂值問題

kevin-liou

目前在模擬電路的時候,hspice顯示出
; K- E  s7 m9 \& y, M**error** number of iteration exceeds min(7000, 20*itl1)=  7000 in pseudo
tran process (converge=1 process). Usually this happens when the
9 v( w! n" F" p( ~+ q: z8 ^ models are discontinous, or there are uninitialized bi-stable cells
! }' f/ q- @! H$ } (flip-flop) in the circuit. By setting options dcon=-1 and converge=-1
& _3 E( D6 e, s( P; n, X* L/ { you can disable auto convergence process. Retry the run, non-convergence
: m5 u  k+ Z2 G8 W5 o diagnostics will provide useful information about the nodes and devices
* ^* g' D: s0 Z3 r: J which can be used to work around the non-convergence problems.

**error**: no convergence in operating point

而我的設定為
.option post itl1=400 itl4=35 dvdt=3 lvltim=1 CONVERGE=1 reli=0.005
1 t2 j8 T0 o, \+absi=1pa reltol=0.1 abstol=10Ma vntol=10Mv gshunt=1E-7
" J. C# L$ I  ~- S5 n請問各位高手,我要改哪裡才可以讓它可以正常模擬,或是可以幫我解釋一下造成這個的原因,
不好意思,因為搞了好幾天了還跑不出來,只好上來尋求解答.
. ^5 S0 o7 S0 W  h! R- C                                             謝謝

jalapeno5566

感謝大大的分享~~我會好好的珍惜

gimayon

SPICE 深入剖析 第2版

  M. F- X% P8 }4 i作者 Ron Kielkowski  
! V7 a# N7 i8 l& v
. E3 O, |! J9 @) W$ k# x會有你想要的資訓...天瓏應該還有存貨...

laurence

在還沒看到電路前真的粉難給你建議....
3 Z, |% K" M$ y4 u" v  v5 }% F6 J先將 VDD 由 dc 改為 PWL 吧...從 0 rising to Vdd @ 10 nS
9 `' p  @5 D% q" B" \6 M" i: A再將 Idc 改成 active current source  (用 MOS 兜)
! j: w7 n0 s7 C- ~& U* w如果沒辦法...就 Post 電路出來吧

super

恩恩 ..
# n! N% \+ v' o. ?0 g8 K8 Y2 R* e你應該先說明你是什麼電路 大家才好幫忙吧 ..

finster

hspice會造成不收斂的問題很多,而不同的電路會有不同的設定參數與解法
4 I. d3 |2 t, X建議你,把電路貼上來,或者把你遇到不收斂的電路說出來是什麼電路造成不收斂
  e$ K" H" ?* d% u) v9 {- p# E" b如此一來,會比較容易得到別人的建議
8 [4 d' g) R/ `  C3 j沒有說明是那一種電路造成的不收斂,是很難得到別人的建議的