新手誠心的發問～～～

GU

我想問！！

如果再畫一個類比跟數位都在一起的電路該怎麼畫會比較好？？
4 m- c4 V, ]2 o! E: G9 A
該注意些什麼小細節？？
; n5 K- E& ~4 F( O. J
6 k/ O' D" H  B2 c/ h& D還有面積　跟　把線（ＭＴ）橫跨過ＭＯＳ（會產生寄生電容）要如何取捨？？（跨過數位和類比的ｍｏｓ）

假如ＶＤＤ　Ｗ為５ｕ那麼我的　ＶＤＤ　Ｌｉｎｅ　Ｗ該為多少比較合適
/ G, p9 Y. z1 u+ l' r
$ ]' I; _' o  P5 g應為我都會把　ＶＤＤ　Ｌｉｎｅ畫得比５ｕ小一點點　像是３ｕ左右！！

- T! v; o8 D9 S3 g% P我覺得這樣可以補旁邊有空隙的地方補滿！！可是有人說這樣畫造成多餘得浪費

6 L. H5 W" s" g7 }/ B9 e所以與其有空洞的地方比較好　還是想辦法補滿會比較好！！
（簡單來說像是把線畫粗一點　或者是明明已經接去ｖｄｄ了　還硬要多畫一條接去ｖｄｄ之類的）

不好意思　問題很多　因為剛學不久　很多小地方根本還沒了解　如果看不清楚我在問什麼　也請糾正我
& F  p4 |' j) d, o* a4 [$ K  U
! Y7 ^/ l' n: f( Q2 ]! W- U我會再詳細的解釋！！　　謝謝！！

u9513349

THXS FOR 3F SHOWS!!!
& j/ b$ ?( V5 W, w  Q( e
3 u- N2 _7 \  x' |* q+ qIT'S VERY USELFUL

samgu

我的做法如下，
1.先考慮有沒有足夠的SIZE，若有我會讓digital and analog 吃不同的POWER and GND
2.至於POWER要畫多寬，其實應該以該circuit吃多少電流而定，我通常還會再大1.5倍
3.跨線的原則，clock訊號不誇MOS而且做shelding
2 c/ D& l/ P* ~& F: L  OP input MOS 不能有跨線

chriskomh

我學長說....
0 o/ m* Q& z: G1 d9 V- |1 x經驗很重要....
N/PMOS的特性要看懂L/W
R、L、C的類比跟數位的畫法也大概要知道.....
' F- W* G5 j( c0 `; [6 M; ?還是去書局或圖書館找有關VLSI佈局技巧或CMOS IC設計等書籍
7 A+ I+ A) C7 D# W  G8 w要馬花錢去CIC上課....
會用hspice模擬的話 就自己模擬看看 那些面積大小的差異與好壞0.0
我也是新手~學長都這樣跟我說= ="