關於ECC-Decoder的效能測試....

rockmen40

想請問板上的高手，要如何利用軟體「有效率地」對ECC-Deocder做效能的Pre-sim呢？
' {8 O9 _) i: W0 p
, a1 U0 C3 D, a9 q  H. [目前我的ECC-Decoder是用Cadence畫出整體電路，由於測試效能必須將「大量的」輸入資料跟解碼結果做比對，因此測試的時間是一個很大的問題。
$ j3 G8 Q8 z6 y
' i/ N0 ^5 B1 Z手邊目前所擁有的資源是：
1 _- ^/ J, n  t% S- m( f. C
# T1 j8 E0 z+ _7 c9 ^6 V8 b1.使用Cadence畫好電路的ECC-Decoder。
1 [  h7 t' g  u+ k' S' k2 z' ]2.模擬通道雜訊，並且可以產生好幾筆輸入的C語言程式。
8 {2 _. g2 u" @6 L) E0 ~- a3.已知如何使用MATLAB畫出ECC-Decoder效能圖(只要有輸入and輸出資料即可)。
6 z0 @4 d* T; v4 i
# B, ]8 o, B6 U; ?- W  i( @希望有請板上的高手為小弟解答，謝謝！
4 M4 R5 u. n1 e9 }* K

P.S.順帶一提，一次測試至少要輸入好幾百萬筆的資料。