|
回復 2# 的帖子
ISE跟Quartus II的schematic檔都可以轉出Verilog/VHDL code, 只是轉出來的code只能跑FPGA flow, 所以若沒要搭配3rd party的synthesizer或simulator的話, 直接拿schematic與 native tools(即ISE/Quartus II)就可以了, 就沒必要轉了
" t- O, i% X. N9 A$ N% b1 f6 O3 G6 U: v# n/ ~4 J+ |) Y1 y) m* K# w
不過既問在這個版面, 應該是問FPGA flow的居多吧!. d& R7 z/ n! A
& c% j4 S" u% X) g8 N: G2 d0 D7 F
轉的方法:
7 n; [8 H# a2 v5 ~# v6 ]2 @Quartus II把畫好的bdf檔save好後, 直接File>Create/Upatde/Create HDL for current file+ R% E) q0 \1 ~
ISE把畫好的.sch檔save好後, 進行synthesize-XST, 即自動會產生 .vf 檔, 就是轉出的東西
+ e! C' K0 t3 e8 x# K2 |5 z
7 `4 N2 Y9 ?4 ^. q# u[ 本帖最後由 sieg70 於 2008-8-4 07:53 AM 編輯 ] |
|