請問Xilinx CoolRunner-II Starter Kit 該用VHDL或Verilog ?

boltnut

小弟手上有個Xilinx CoolRunner-II Starter Kit (XC2C256), 想要做個
DE (Data Enable) 訊號分離成Hsync/Vsync 實驗,
請問 該用VHDL或Verilog來設計 ?
* X  L" U  z# L, B9 O
我正在下載安裝 ISE Design suite 11.1,
- y( ?9 @% C# v不知會不會殺壬雞卻用牛刀?

tommywgt

隨便你用都行

boltnut

回復 2# tommywgt

4 Q% ^  t0 E" p  z$ V
/ Y5 e% Y+ |( `7 S" K- i5 `; L7 e    我安裝Xilinx ISE 11.5 後,有
- P- X# R0 Z0 z5 W* q- Q4 @1) ISE 11.5
2) iMACT 11
' p: z/ P; M8 K- ^! S; y  ^  M7 e3) PlanAhead 11
  e3 @7 M  b4 P8 M0 J% E- X7 h4) ChipScope 11
; [3 E( U4 ]4 l) U
請問這些ToolChain 的工作流程為何?
有文件說明ToolChain的工作流程嗎?

tommywgt

1) ISE 11.5: Xilinx的整合開發環境
9 b8 \1 E8 j1 I$ k) `2) iMACT 11: JTAG的燒錄環境
3) PlanAhead: place用的tool, 不建議初學者使用
  l7 k4 A# x% r3 d& {5 ]4) ChipScope 11: 類似Logic Analyzer的工具, 很好用, 但是只能在FPGA中使用
" P5 B% T) R8 ~4 Q: p
7 P& }/ S- h! u. H建議你去找代理商的FAE要你所需要的資料

russell

Hi,

您需要的資料, 我寄到您Gmail囉! 請查收! ^^

sieg70

russel, 請問我可以向您索取這份資料嗎? thanks! 請寄到  s i e g 7 0  @ y a h o o . c o m . t w

pompom7788

感謝大大分享喔~~~~

3q~~~