補充一些:, Z6 R& W) p' R) G6 b
一般來說,LDO的輸出會出PAD,故而LDO Power MOS要遵守ESD fule,所以L不會是minimum length- L H- v, g v
而是minimum length + (0.1um ~ 0.2um)左右不等. I @; W9 A1 m1 R, z8 E8 ~8 s/ F
至於Width, 也通常不會太短,至少都是大於15um以上,小於約40um以下左右不等,會有這個限制其實也是因為ESD performance的緣故% |2 i9 I! m4 o) E. w
且在Layout畫法上,需遵守ESD rule來畫,在Drain or Source端需加特別留意,加寬pick-up藉以拉遠Power MOS和相鄰不同type device,避免latch-up