|
〔前言〕8 |, g: s! D( s: s4 w" Q
各位先進你們好!
$ }# S% m# z- o( K+ @3 W 小弟目前還是學生,接觸Verilog大約半年的時間
; \. ?# c) d/ i& ^6 o; h 因為之前做的題目比較小,不是只有做到Function Simulation5 C) i9 y* l5 l7 ?; h* }5 U4 y
就是直接在合成後燒寫到實驗板上做測試
" Z/ ^7 R) ~' ]8 t9 F 因此對於後模擬比較不熟悉,還請各位多多指教!
1 v$ M \2 P0 B) T/ O/ N2 A$ u0 `( o5 ]% w4 d- { o
小弟最近開始因為需要製作比較龐大的電路,且要對電路做速度的評估,因此要使用到後模擬的功能。0 B2 ^" N @) q6 l( n5 `
但是在做後模擬的時候卻發生了奇怪的現象,令我不知如何是好
4 \( @; x8 J! |* G& @1 O( R 希望各位前輩能不吝指教,若是日後有小弟能幫忙的地方,必定會盡我最大的力量予以回報。
( P$ B* n; ?% K ?3 e. {* c+ D. b) v) Z; Y
〔問題描述〕
& c" z8 ], N7 @$ Q 在我設計完我的電路後,便做了行為模擬(Behavioral Simulation)4 J: ]: m! P& [2 o3 Q
將錯誤一一解決後,就依序跑了
) ^! l# U) I/ Y0 u! P+ C9 d8 D Post-Translate Simulation
) k1 A# e" H9 X8 _' r T Post-Map Simulation
+ {# C, ~% l3 p" u2 l1 R5 i& m Post-Route Simulation
1 j; ?0 `/ J9 J 以功能來看都沒有錯誤,且也都有成功的將程式轉換成各個階層的設計5 B! V1 f- l2 o; y
但是從頭到尾模擬出來的波形,都沒有任何的時間延遲% D, w1 A. L- Z" H" x
皆與功能模擬時完全一樣,因此我完全摸不著頭緒6 g# G9 Y, y p
因此來請問各位先進,不知是否能給我點提示,感激不盡! # W4 [+ B% P/ G
% F1 A' s$ Y6 Y4 K) }6 m〔軟體版本〕" D; E. x8 R/ w$ R, b# @; G
程式編譯及撰寫:Xilinx ISE 10.17 K" f' ~4 A" M& }
波形模擬 :Modelsim SE 6.3g
' Y! W, x7 |. N |
|