請教兩個關于ESD的問題

hvpower

第一個： 輸出PAD需要加ESD不  比如 NMOS管的漏端作為電流鏡�流輸出的接口。這個PAD要不要加ESD啊？
* |5 T* `9 g# x第二個：工業上測試一個芯片的ESD的時候 是同時在所有的引腳無論輸出還是輸入加電壓測試還是ONE BY ONE的一個一個的測試

andyjackcao

原帖由 hvpower 於 2008-11-29 11:40 發表
. R) S( P- x6 O* Z% u) o. h第一個： 輸出PAD需要加ESD不  比如 NMOS管的漏端作為電流鏡�流輸出的接口。這個PAD要不要加ESD啊？
第二個：工業上測試一個芯片的ESD的時候 是同時在所有的引腳無論輸出還是輸入加電壓測試還是ONE BY ONE的一個一 ...

. ]& D' x8 K9 q/ W8 l8 G
% H( @; w  `5 @3 `! X我是这样理解的：
第一個：输出PAD也要做ESD保护，否则这个NMOS管也容易损坏
第二個：这是根据ESD测试标准来测试的，引脚由我们提供，测试公司只负责测试；
4 _" F. _: i4 K* ]+ o/ Q        我们选择一些具有一些代表性的引脚出来就可以了，不需要每个都测试；

alai

进入芯片的静电可以通过任意一个引脚放电，测试时，任意两个引脚之间都应该进行放电测试，每次放电检测都有正负两种极性，所以对I╱O引脚会进行以下六种测试：
1) PS模式：VSS接地，引脚施加正的ESD电压，对VSS放电，其余引脚悬空；
$ s) x( b' R9 D3 m+ `. `, N5 t2) NS模式：VSS接地，引脚施加负的ESD电压，对VSS放电，其余引脚悬空；
2 R: {+ c6 x; h  ^" k3) PD模式：VDD接地，引脚施加正的ESD电压，对VDD放电，其余引脚悬空；
: T8 S* d$ i& p' A: Q/ `6 M4) ND模式：VDD接地，引脚施加负的ESD电压，对VDD放电，其余引脚悬空；
5) 引脚对引脚正向模式：引脚施加正的ESD电压，其余所有I╱O引脚一起接地，VDD和VSS引脚悬空；
4 c& U9 s3 c: n/ D6 E6) 引脚对引脚反向模式：引脚施加负的：ESD电压，其余所有I╱O引脚一起接地，VDD和VSS引脚悬空。
) V% l' @" ]( n) k% E# ^VDD引脚只需进行(1)(2)项测试
) N: l8 q% r; h6 G
$ s( R# p) @; W7 V/ N. L( x7 O应该是one by one 的测试，管脚多的话，排列组合就多，很费时的。

winter_dm

第二个：ESD测试都是有参考引脚的，也就是说某个引脚的ESD测试不是孤立的，而是相对于某个引脚的ESD电压，通常是对电源和地。因此，ESD测试都是一对引脚一对引脚地测试的。ESD测试还有不同的模型，如HBM,CDM等

hvpower

THANK YOU  ABOVE  

csleea

It must be tested one by one.  Or you may miss something?

wesleysung

1. 只要是有跟外界接觸的針腳都要加ESD保護電路
( v" o4 r; M1 ^  q1 i/ u2.每隻針腳都要測試　一根一根來你可以看JEDEC standard　

xiangxianga396

回復 7# wesleysung

6 q! M0 {1 i7 r, q( w. y6 h第一個： 輸出PAD需要加ESD不  比如 NMOS管的漏端作為電流鏡�流輸出的接口。這個PAD要不要加ESD啊？

  L0 w' @, R8 q1 X每一个与外界相连的PAD都需要加ESD保护，无论是input,output,power pad.
, C1 E9 n# {2 [4 [! `5 B
第二個：工業上測試一個芯片的ESD的時候 是同時在所有的引腳無論輸出還是輸入加電壓測試還是ONE BY ONE的一個一個的測試。
% ?9 w( Z  y" _2 ^0 ]; O, d) T$ h
只有严格按照JEDEC 的测试要求才能准确地反映IC 的ESD能力。
/ p  ]' ?( @; J; T" I7 J每一个power pad VS. 每一个power pad;
每一个I/O pad VS. 每一个power pad;
每一个I/O pad VS. 每一个I/O pad

tacopippen

看了這些文章
. u3 H9 D% x1 r4 U對esd protection又有進一步的認識了

wangdali163

每测一次，都要换新的IC吗？