tsmc 0.18 BCD process 認不到 w/o salicide電阻

weilun_1016

+ K+ I0 l$ F, [. ]% k各位前輩好
) M7 }& w# O% L
6 Z5 |: `2 h2 u1 A2 J! v小弟最近在畫layout碰到一個問題，遲遲無法解決，因此想上來詢問各位前輩的意見

小弟用的製程是 TSMC 0.18UM CMOS HV MIXED SIGNAL BASED BCD GEN2 SALICIDE
& p$ F& f' f, C) }6 `% d9 ?
在畫layout時有使用到 P+ Poly resistor w/o Silicide的電阻，而且都是直接用tsmc他們的PCELL

但跑LVS時，layout轉出來的netlist檔卻沒有這個電阻，所以一直有missing instance的情況


以下有幾點我有先確認過，因此才推測是不是layout認不到w/o Silicide類型的電阻:
8 k1 P$ w1 G% q2 t: n- D
1.用w/o Silicide的電阻時，跑LVS時，layout端會有missing instance的情況；一旦改成w/i Silicide的電阻時，LVS即可通過→排除接線問題
5 P; D2 n( F1 i5 z
2.在layout中將所有PCELL內所有w/o Silicide的電阻叫出來，跑LVS時，layout端都不會有Unmatched的元件
8 s9 P' g. I$ F& L* w
+ s/ W6 u# n/ E+ M+ y# b: y) t. x我也有去看LVS Rule的檔案，知道這兩種電阻只差在有沒有RPO Layer (Non-salicide OD Area Definition)，也確認PCELL內都包含了應該有的Layer



- }7 _0 G$ U' S# B- k; @/ e+ a5 X: `若是自己按照LVS Rule定義的layer去畫電阻，就會變成在還沒覆蓋RPO Layer時，layout認的到它是w/i Silicide的電阻[PS]，

* H& d9 I7 s2 s# M& z$ d% g一旦在原有w/i Silicide的電阻覆蓋RPO Layer，就missing instance了。

請各位有經驗的前輩能提點一下小弟，要怎麼解決這個問題，已經被困了好幾天了

, u2 i  t: e' \/ G3 K
' q+ w( Y% E: m' J7 \- e' ]: O