設為首頁收藏本站
開啟輔助訪問 切換到窄版

Chip123 科技應用創新平台

 找回密碼
 申請會員

QQ登錄

只需一步，快速開始

Login

用FB帳號登入

搜索
1 2 3 4
Chip123 科技應用創新平台»論壇 › Chip1 -- 基礎元件 › Layout設計討論區 › 請問layout後的電流
返回列表 發新帖
查看: 9656|回復: 15
打印 上一主題 下一主題

[問題求助] 請問layout後的電流

  [複製鏈接]
跳轉到指定樓層
1#
發表於 2011-5-6 16:35:27 | 只看該作者 回帖獎勵 |倒序瀏覽 |閱讀模式
您好) C6 T! B, d3 V" R4 z! f# l

1 v: D, C! j* r8 Z1 E我設計完一顆opa(cascode_opa)
' B4 S1 P) n' E6 @: w# O* opre_sim時，輸入端上方的主電流是40uA
1 z% q" e9 k+ Y7 ^* ]! P差動端電流各20uA, N2 T- M/ N" g4 d$ v
! _  [' K8 E8 l
但是pro_sim後的主電流卻變只剩10uA3 W, I5 ^+ ^4 r6 t0 G% K
差動端只有2.5uA  C; A/ f* N- c  [

# S% w* s2 ]$ R8 c, v請問這是layout上的問題嗎?
; F6 R6 O" ?7 I! v, Vpo一張部份圖請教各位!( g: n: K" i# L
% }5 v. P: N5 E! V0 c
下面是差動開關9 J' ~9 ~& }0 x. K2 f3 }
上面中間是主動流源

本帖子中包含更多資源

您需要 登錄 才可以下載或查看，沒有帳號？申請會員

x
分享到:  QQ好友和群QQ好友和群 QQ空間QQ空間 騰訊微博騰訊微博 騰訊朋友騰訊朋友
收藏收藏 分享分享 頂頂1 踩踩 分享分享
回復

使用道具 舉報

2#
發表於 2011-5-6 18:37:53 | 只看該作者
那RE LAYOUT吧，POLY當導線是可以，但是用在OP，，考量點會不同，還有蠻多可以改善的。
回復 支持 反對

使用道具 舉報

3#
發表於 2011-5-7 00:06:34 | 只看該作者
不知道你有沒有電路圖跟他的size% X" [5 ^5 p6 K( f
8 e0 J/ w! F6 a% w2 K( ]+ j0 C
有的話可以貼起來，小弟實力還不夠，
6 F0 ~% k- K% Q$ K' ^+ H# O0 U+ }$ g1 ?
需要電路圖跟他的size才可以做一些比對，謝謝。
回復 支持 反對

使用道具 舉報

4#
 樓主| 發表於 2011-5-9 16:08:40 | 只看該作者
那RE LAYOUT吧，POLY當導線是可以，但是用在OP，，考量點會不同，還有蠻多可以改善的。 ...  u1 @- {3 T; B
ONLYFLYSKY 發表於 2011-5-6 06:37 PM

. Y2 x% w2 z4 b. s7 z8 m3 c7 J
7 B7 ]2 K1 r+ B' O4 d! |" n- F5 [
. [9 a3 c* G2 I
& S' d4 A+ T5 i  d' ~

, O& ^$ K( Y8 d+ J) b8 D您好, i/ u2 H: j0 D& b- G' d
/ M& z* J3 ]6 V/ @8 k$ |7 S& k
一開始沒有注意到我用到poly連
# n: l, g: }/ I. V2 {4 m9 h% _
0 R( Q% ?  s/ a- K* y但後來我把gate端的地方改用metal連接，可是好像沒有比較好耶!8 N$ O. H3 }$ u7 a
結果是一樣的~
4 P  ^! l3 D% s! v7 n5 r% n3 D; q3 n
可以給個建議嗎?(應該不至於會差到這麼大)
" C2 q$ I6 s2 v. x5 v, y. ?) l% Y, \! s# B
而這種layout排法我是參考一本交大電資，所教導的佈局方法!
回復 支持 反對

使用道具 舉報

5#
發表於 2011-5-9 17:13:18 | 只看該作者
你好小弟不是RD,我認為LAYOUT影響的不大
& L# I  A; W& A3 `7 a4 W不過看一下LAYOUT我覺得可以把GUARD RING上端處加粗畢竟從MOS的角度來看若是希望MOS DRIVERING能力夠強,則會加大他的WIDTH
! j+ }. Y' ^5 b! m* `7 |" ?但是光加大MOS,但源頭不夠粗相對IR DROP則也會比較大,若還是沒差很多看你LAYOUT並沒有其他會影響結果很大處' j- O+ C% Q3 X+ {# C0 x. e4 V

2 {+ H7 b' u! T; [/ d8 `( o以上是小弟的淺見,若沒幫助還請見諒
回復 支持 反對

使用道具 舉報

6#
發表於 2011-5-9 17:18:53 | 只看該作者
抱歉剛英文打錯是driving 不是drivering
  U  B4 S; k4 N, L
. U; C1 ~1 B+ o7 a1 ARD給我的觀念3 ]/ o* H" m2 M; x, w) t! V

6 j  l# a, Q- o->GATE不吃電
回復 支持 反對

使用道具 舉報

7#
 樓主| 發表於 2011-5-9 19:23:34 | 只看該作者
抱歉剛英文打錯是driving 不是drivering8 M% ^- M7 A* z+ W1 f0 h

, F( y5 X/ b9 a  V* V: tRD給我的觀念' f$ }5 r9 K7 u5 `! [7 G

9 N8 h$ c3 ^0 @6 J% J->GATE不吃電8 X# b8 j* m- G/ f; f( ?  b
h2off0202 發表於 2011-5-9 05:18 PM

  B3 H" s) j( D& P2 O) B7 r4 |6 n2 O7 \1 B& S

4 U  [, \( }" I6 i您好
. M5 X$ o3 }+ ~$ W; N* i
' _4 A5 Z4 T% A5 T, W所謂的不吃電是指不吃電流是吧?
+ x1 Z+ u7 h' J& C# Y. U這個我清楚
; v" l$ T4 z4 p; G3 Q: S, `
2 ~$ x/ s- m$ T所以說再prosim時vdd就要加大來試嚕?/ D/ @1 j6 A3 X0 ]5 ~
我試看看!
4 v( @" B7 a% D! l0 c# r7 T
  [8 {3 n0 R/ \4 H* m, R; i目前正改架構
$ S2 m6 t/ S: i. _3 l
  l! K# r+ R2 z* w. c5 I謝謝您0 h6 u; h; E% b, H7 _* P
若有更新的想法也麻煩您
回復 支持 反對

使用道具 舉報

8#
發表於 2011-5-10 11:59:23 | 只看該作者
不Match  容易受製成變異影響
回復 支持 反對

使用道具 舉報

9#
 樓主| 發表於 2011-5-14 12:17:12 | 只看該作者
回復 8# shkao0201 : i' T: J/ r6 U' _

$ m) A& W2 F3 y1 f
: \% j1 ~$ _9 _3 E4 q; I9 }! C* x1 U
: W( a8 O" _; k2 @3 Q* Y
- y+ X4 ^. J: T    可是我現在的問題是layout後的電流變好小!
回復 支持 反對

使用道具 舉報

10#
發表於 2011-5-14 20:45:11 | 只看該作者
Power 是否給足夠?Routing Metal Width 足夠嗎
回復 支持 反對

使用道具 舉報

11#
發表於 2011-5-30 20:56:37 | 只看該作者
回復 4# bernie820
  T$ Q/ K8 C& S! x# \" H7 I/ `/ r; @( x7 Y4 ^
3 y& f: v- H3 d3 Z! H9 ^
    嗯，說真的，, h; S& y% O) n3 N9 K
該要圍的地方沒圍，\$ E* S6 @) \7 ^- V7 W
重要的結點是否將電流供應量考慮進來，--->線經大小影響你的輸出/入電流，
5 Z4 [# i8 @* I# o! S5 L2 x電源供應量是否足夠，2 y- q. ?. C% d( U) H% a8 `3 k
# {) U1 B; c4 o
拿到的參考資料是多久之前的資料，: \1 Y6 y8 e* b3 w4 e* c
參考資料是否符合目前您所用的製程，3 k- |( w0 p% ?

& L8 ?, o6 K  Z6 R% T4 _1 V對於目前使用的製程，所選用的材質參數是否有考慮進來。4 V2 O- G3 M, w% v; w9 S+ [
! B; r) S: ~& }0 [) t% \, {
請再付上您的電路圖。
' D: U* s4 n9 n; u* Y/ |2 x, O
$ ?9 V3 h. I/ P  F( s以上觀點，參考看看。
回復 支持 反對

使用道具 舉報

12#
發表於 2011-6-1 20:21:28 | 只看該作者
回復 6# h2off0202 4 R  d& O  u. A

9 [/ z# ~- O. K
! ], @; G5 J0 B5 v$ @    您的講法有誤點，
6 O6 v# [) g7 x3 F( B0 `/ D# ]0 e' Z+ d
POLY不吃電，那意思是用POLY當電阻時也不吃電囉，那POLY電阻畫大畫小都沒有差囉。: D! T5 ~3 ^! W3 U9 T

  Y" j  e/ g3 V; S' S. LPOLY電阻是會吃電的。+ G7 e; H6 X, e# c7 f) L" T

* s1 A; O5 |5 a: `9 o+ t  f/ a不吃電是指，當MOS元件在不導通時，SD間經過的電流受到GATE的控制而不會有所謂的能量的消耗，而對於大元件的MOSPOLY的阻值是有一定程度的傳導速度影響，要怎麻解決請照一般的COMMAND SENCE來解決。
2 S) Y  F6 k% i) G8 j
3 s3 w: _/ k0 s  `  e4 v吃電，這名詞，我的感覺並不是單指所謂的電流或電壓，而是能量，P=V*I。----->這基本電學有教。
回復 支持 反對

使用道具 舉報

13#
發表於 2011-11-24 19:11:36 | 只看該作者
我也覺得power 太小 能不能鋪上一片VDD去跑post-sim
回復 支持 反對

使用道具 舉報

930709
14#
發表於 2012-5-12 21:45:06 | 只看該作者
你的製成是什麼的阿?很不一樣ㄟ!!
回復 支持 反對

使用道具 舉報

930709
15#
發表於 2012-5-13 20:48:48 | 只看該作者
謝謝大家的分享!!小弟會虛心受教!!
回復 支持 反對

使用道具 舉報

16#
發表於 2012-5-21 10:14:22 | 只看該作者
你的METAL 有二層可以畫~~所以在上面一排SOURCE 端鋪METAL2 接POWER,要粗最好是MOS WIDTH 的一半
, G! h( G/ _& \3 G' K  R4 [) [5 N# I. k6 ]5 A* f- k
下面那一排MOS OUTPUT鋪METAL2輸出,一樣是MOS WIDTH 一半
( ~! w) c8 b0 j% J9 A! U: A* U2 h- X. [% Y7 A- m
試試看~~
回復 支持 反對

使用道具 舉報

返回列表 發新帖
高級模式
B Color Image Link Quote Code Smilies
您需要登錄後才可以回帖 登錄 | 申請會員

本版積分規則

首頁|手機版|Chip123 科技應用創新平台 |新契機國際商機整合股份有限公司

GMT+8, 2024-6-1 07:44 PM , Processed in 0.131017 second(s), 19 queries .

Powered by Discuz! X3.2

© 2001-2013 Comsenz Inc.

快速回復 返回頂部 返回列表