請問電壓比較器

bernie820

請問有關電壓比較器的問題

6 c' b3 l2 _& B8 d9 o" l: Q( @是否兩輸入端皆可為非固定的電壓

, D+ E: t1 ?2 G2 N9 O' v看很多設計都是一端接dc的vref做判斷

' I. C$ o, {4 E7 j3 L7 I) T0 E但現在我的輸入端為兩個都會改變的電壓~
2 D0 ~$ v' b9 ^- d+ k$ K2 k
那請問這樣要怎麼設計?~謝謝~
. M5 ^% g. g7 M6 X
) ]2 W. j( `2 B8 t" E) F/ X9 J/ s我要拿這兩個電壓做比較~
4 j7 A4 F9 _6 ]  H! \一個電壓是由輸入端輸入，另一個是由輸出端拉回來和輸入端做比較
5 L; w7 U- v; A所以我的兩輸入判斷電壓是不固定的，
1 ~9 Y* J) c: d( J# L& Y3 B4 i1 I只要輸出>輸入結果會為high
然而輸出<輸入結果為會low
6 S0 E3 x: |9 c1 U  b) L+ u不知道這樣行不行設計?
- c# e& ~. B  I  k
+ t0 y% B' T8 ]. Q- j但考慮到另一個問題，那兩個相等的時後是否也可為low
但是兩個要相等好像也很困難吼!

jackrabbit

您的作法很矛盾....
7 K8 `, \1 M. W比較器是把OP用在開迴路狀態
你直接把兩個想比較的電壓輸入OP的兩個input, output端自然會有H/L
至於誰比誰大是發High, 取決於你選的input 極性
4 V# N3 T5 ~" Z# }( n而且通常會有一個遲滯範圍, 來避免false trigger~
- {+ [2 O! u9 F. A/ H' l: b' E- O2 f
+ R+ W8 V, }2 {# Z1 W  m把輸出端拉回到input是迴授系統(feedback)
7 q. @  u( ~8 [: ~' _) m負迴授是一般所謂的OP, 最常用在voltage regulation
  b2 f  Q2 t0 U9 }8 v8 O你看到的input 一端給vref 另一端拉output回來就是!!
正迴授要不是output拉到always high or always low, 不然就有可能起振~

如果看不懂我在說什麼, 可能要先翻翻教科書~~
Baker那本有一張專門在講comparator design, 可以參考一下!!

bernie820

您的作法很矛盾....
比較器是把OP用在開迴路狀態
) k3 R6 o: A, m- E+ N0 v你直接把兩個想比較的電壓輸入OP的兩個input, output端自 ...
- g9 m5 @' b- C7 w& Z1 Gjackrabbit 發表於 2011-1-6 05:02 PM

. f: l  e1 Y% A' X7 L0 v2 i* V4 g
5 W7 U4 W3 x$ }1 P% f    嗯!您誤會我意思了~抱歉是我說的不清楚!
我輸出拉回來的不是op那一電路拉回來比較(我知道那是隨偶器)
而是最後一級輸出端會拉回來和比較器輸入電壓做比較

但是我現在有一大問題是我想要在兩電壓(類比)相等時(或已經很接近時)
可以有一輸出訊號(不是最後端電路喔)為 0 or vdd的電路設計

sky987

那不就是一般的 latch-type comparator
0 Y, L3 @- `+ y6 u通常會藉由cross-coupled 的架構來把電壓分開至VDD與GND

" }5 V) {. ?9 X8 X* R. {- y. V要記得加上reset電路來把讓它重新啟動  不然電壓會一直鎖死在那邊

3 r: \, Q6 k# B) V& ^( G自己搜尋看看囉

yeutay

-----是最後一級輸出端會拉回來和比較器輸入電壓做比較  -----
1:如果是,拉回來和比較器+IN輸入電壓做比較  則形成史密特觸發,如果-IN電壓無法大於+IN電壓,則被鎖死(同樓上說法)
. }) `9 s7 G4 L* ^/ Q2:如果是,拉回來和比較器-IN輸入電壓做比較  則形成正相放大器。若最後一級輸出端會經轉換成其它信號(如峰值保持)就有比較器作用。