bandgap無法將壓差降低

layoutarthur824

近日在調bandgap
% i) M, a5 q* B) a可是卻卡在壓差不能降低導致ppm過高
- T2 M( K% j% \8 O$ Z0 L2 L.35製程
op db65
不知道毛病是出在哪  按公式try了很久壓差始終在0.4v
不知是OP還是帶差出了問題??
5 U  U: F& H4 K" A/ W請各位大大幫忙
  C2 v: d4 R2 B+ L6 E' A5 _1 I* X
5 y: h/ [; C7 C0 k: |! o! L
) e4 W  }2 @+ O3 m; P! l以下是 bandgap voltage reference 的相關討論:
/ e" Q) ~% v/ G8 O3 x5 [bandgap voltage reference?
bandgap voltage reference?
關於CMOS的正負Tc
如何在CMOS process 中做好溫度感應器?
請問有關 bandgap 內 op的 spec ....
2 z* o0 {# |6 f+ ?' i4 I" t$ nbandgap的模擬問題 (單N,PMOS組成)
BandgapDC扫描温度特性时,不能正常工作
% o: W1 l, |# C
+ [, Q- w/ `: g! T1 m: H4 G- I! @
1 R; X4 N7 O9 w. o" K2 [
[ 本帖最後由 sjhor 於 2009-3-17 05:52 PM 編輯 ]

gimayon

如果你用的 bg 是一般型的 (vref=1.25)
% k% h5 y- e3 H6 F, [; _: P" ~似乎提共正溫度參數電阻不夠
) \; ]2 f% a* ], O- [8 o至於高溫上拉 只是 op 離開工作區造成的

% U6 T& k" P. q0 j% ?2 Y如果是零溫度電流型  把 決定電流的電阻加大試試...(delta VBE 那顆)

layoutarthur824

回復gimayon大大
我用的一般型的BANDGAP(VREF=0.8V)
% e$ n0 i9 L4 f, b* @5 ?OP離開工作點是指沒在飽和區嗎?
+ Y( l: {2 q1 u, C這樣的話我OP要怎樣讓他進入工作點讓模擬高溫時拉平
我才疏學淺  麻煩指導  謝謝你

gimayon

我所謂的一般是指 vref = 1.25

  l" y3 Y4 \0 F( e, ?6 z: U你還是秀圖吧~~
2 p4 x: q3 z% u3 x2 S. v
; g2 k" F8 J, `, F6 g# Y9 pmos 的 L 不要用太小 否則高溫時漏電流很大 會影響高溫時的 vref

layoutarthur824

TWO STAGE OP:

帶差:
/ V4 t  k) d* D- V; o
大大如您說L加大,所以我就將OP的M7的L從1u變至3u
2 Y$ A% |0 t& z$ S6 P8 R, j確實高溫時會下拉了(三VREF:SS FF TT)

但是我的OP增益卻下降到很低
壓差都維持0.6V,之後FF SS TT卻都會差很遠
請問大大:
1.有什麼辦法可以讓SS TT FF這三種模擬值可以相近?
3 U( ]. d5 ^2 N2.我想將壓差壓到0.01V~0.02V?
3.M7(TWO SRAGE)的L提高但OP的增益卻下降了,是我動錯顆MOS了嗎?
現在正苦於以上幾點,始終try不好,麻煩大大不吝指教

[ 本帖最後由 layoutarthur824 於 2009-1-14 03:47 PM 編輯 ]

gimayon

你這是什麼鬼電路?
7 g: }& |2 `: w, F
下圖左半部是幹啥用的? start-up?

& q% [* t9 P6 ^5 b) \$ D  _% l如果是? 你肯定 start-up 後 上左2那顆能關閉?

3 D. ?" D1 d; p  W2 G. U如果不是...還請指教是幹啥的...
4 Q% |5 @  h* F
你的 op bias 電路對溫度影響很大 換掉吧

finster

1. 建議你先把start-up電路拿掉
; {7 \6 ?3 e7 M' o( o2 L2. 請標註一下你OP的output是接到bandgap reference circuit的那一點
3. 請看一下你上面那兩顆PMOS的Gate電壓在正常運作下其電壓為何?因為有可能你的OP的input的端點接反了
4. 你的bjt顆數比為多少?你的電阻用那一種type電阻,其阻值又為多少?
5. 你上面那兩顆PMOS的size為何?

layoutarthur824

回gimayon大大
下圖左半部是 start-up
正常工作時可以使我的MS3在截止
* L. G& j4 W, a請問為什麼說我的op bias 溫度影響很大??
(該點變化量我剛去模擬在2.42~2.27V )
主因是什麼呢?我真的不知道,麻煩請解惑?
: C2 u! Z6 E. o+ ^7 v4 a+ C9 E4 T因為不少人也是用這種電路當bias的
) U9 y9 l9 K5 j3 S4 h$ l
; ]4 q1 O+ l+ R: r回finster大大
+ I+ h1 c: t" D我的M1M2的GATE 電壓範圍是在2.28~2.08V
: B: L# _7 i& N8 c% j( \4 G以下是我反接VINN和VINP的結果 FF是0V失敗的沒點出,(黃色SS褐色TT)
1 l( p$ o3 m- ^. Q2 s. X
6 S8 P, W3 g  O9 c5 F4 n7 X. U我的bjt顆數比為8:1
我的電阻是用ND電阻,其阻值我列上圖了
* [3 U  T: T8 ?7 E4 U8 O) F2 j我上面那兩顆PMOS的size為w=2.1u  l=0.7u
+ q/ `, G: K4 V; ~+ \' J* A
# e+ g5 Y/ Z$ t! v* @[ 本帖最後由 layoutarthur824 於 2009-1-15 04:46 PM 編輯 ]

gimayon

通常給 PMOS 的 電壓都是 HI LEVEL , 你調轉態點把 INV 輸出為 HI ?

根據我的經驗 這種 BG 比一般型多一種穩定點  就是穩定在有小電流流經兩旁電阻
4 y$ K5 P8 E6 j
% q$ K# @' ^% j0 X: {5 H7 P) A此時 OP 的兩端電壓會相等 電路就穩定
; L& {/ J) X/ W) Y) r
; P( M4 t% R7 r( t1 b5 v所以我都是用 OP 輸出端外掛的電容當 START UP
, n! R! |# v6 T& t1 o, c6 p! M- X
: ^9 Z# q5 B% `& s/ F因為上電瞬間  此電容是定電流充電 與 VCC 會有很大的 電壓差

$ u4 r: G: w& \4 ^0 u# o4 V加上 BIAS 也要啟動時間   所以應足夠 START BG

也為了穩定 我會用 OTA 架構 OP  因為它的主極點在輸出端

BIAS 下端 掛 PNP 能幫足改善電流對溫度變化  RAZAVI 有寫

, Y9 U1 W/ \8 b. [/ a3 o) m0 f建議你看看 MS3 的流過電流對溫度     
- u4 \% {( p6 i
. I0 ?) l4 H$ C7 H1 D7 G5 ].PROBE I(M*)

layoutarthur824

謝謝各位大大幫忙~我終於TRY出來了
最後是調帶差電阻比例和帶差的電流鏡
我是正溫度電阻和負溫度電阻沒做好比例關西

JUI

謝謝大大無私的分享，感恩